作者 | 付斌
來源 | 果殼硬科技
從1997年開始，基于納米數字的傳統制程節點命名方法已不再與半導體實際的栅極長度相對應。
現在，從CPU到GPU，都會聽到10nm、7nm、5nm這樣的字眼。通過這一參考數字便可輕松直覺地悉知工藝進步情況，消費者也普遍會利用這一數字選擇産品。
但就這樣一個簡單的數字背後，卻存在着一些“存在某種問題或陰謀”，一些廠商利用它背後的漏洞，玩起了文字遊戲。
有錢人的遊戲
納米究竟是怎樣的概念？1nm相當于萬分之一的頭發粗細，形象地講，1nm的物體放到乒乓球上，就像一個乒乓球放在地球上一般。
而矽原子的直徑為0.117nm，5nm意味着隻有約43顆原子的大小，3nm隻有約26顆原子的大小。晶片從業者就是行走在微觀世界的雕刻家。
此處廠商用到的納米數字是區分晶片工藝而使用的一種數字，也被稱為制程。
制程直接影響晶片組的性能優劣、電源效率和體積，它一般以28nm為分水嶺，區分先進制程和成熟制程，前者多用于對計算性能要求更高的領域，後者用于成本較高的場景。
雖然兩種制程都很重要，但更先進的制程代表的是廠商的硬實力。
這串數字是如何得來的？
制程最早以前指代的是半導體的實體特征，包括栅極長度和半導體半截距（half-pitch），栅極長度用于測量二維半導體半導體源極和漏極的間距，半導體半截距是指晶片内部互聯線間距離的一半，即光刻間距的一半。
不同半導體結構示意圖，圖源:泛林半導體
而制程的演進實際上是摩爾定律自我驅動下的預言結果。
為實作摩爾定律中對于晶片每隔18~24個月增加一倍半導體容納量的定義，栅極長度和半導體半截距在每個節點上都需要增長約0.7倍，由此計算出的結果進行排布便是最原始的制程節點。
摩爾定律中劃分的制程節點，圖源:WikiChip Analysis
雖然提升制程有很多好處，但它對廠商來說是昂貴的遊戲。據DIGITIMES估計，建設一座28nm晶圓廠投資額達60億美元，到5nm晶圓廠投資額高達160億美元。
另據IBS資料，3nm晶片設計費用達5億~15億美元，興建一條3nm産線成本為150億~200億美元。
目前，舞台上隻剩下台積電（TSMC）、三星（Samsung）、英特爾（Intel）三個玩家角逐最頂尖的先進制程。
不同制程的玩家分布圖，圖源:Wikipedia
誰在玩文字遊戲
時間回到2014年，英特爾（INTC.US）還是制程霸主，在當年率先邁入14nm制程。時隔一年，三星和台積電才各自推出14nm和16nm制程，但萬萬沒想到的是這卻成了英特爾最後的輝煌。
2017年，三星和台積電相繼宣布10nm制程進入量産階段，但此時英特爾卻隻能在14nm之後加個“+”号，從數字上來看，英特爾這次輸掉了先手優勢。
在競争首次失利後，2017年3月，時任進階研究員、流程架構和內建總監Mark Bohr 在英特爾官網上指出，行業需要一個全新的制程度量方法，以便創造公平的競争環境，讓客戶能夠輕松比較不同的晶片工藝。
他提出可以利用标準化的密度名額當作全新的制程衡量方式，同時還放出一張不同制程節點下晶體密度的規劃圖，圖中顯示其他廠商早已偏離制程應在的落點。
換言之，其他廠商根本是在玩文字遊戲。而彼時這張圖也似乎在宣誓，英特爾的10nm在2018将會面世。
英特爾公布的半導體密度圖，圖源:Intel
緊接着，在2017年9月，英特爾召開釋出會推出自家的10nm制程，少有地将台積電和三星并列對比，在問及為何直指友商時，英特爾說道：“老虎不發威，當我是病貓嗎？”
英特爾公布的10nm技術密度對比，圖源:EDN China
但此後，英特爾的10nm卻再也沒了消息，10nm成了英特爾過不去的坎。最後回過頭來，發現在14nm節點兜兜轉轉了很多年，隻搞出14nm+和14nm++，落了個“牙膏廠”的外号。
而到2019年，英特爾終于量産10nm了，世界卻變了天，三星和台積電的制程已到達7nm/6nm，5nm蓄勢待發。
實際上，對于納米數字這個稱謂，英特爾是保守的。
據EETimes China分析，三星在制程命名上是冒進的，假若以三星的标準來看，英特爾的14nm+++（英特爾早期規劃中的制程，未正式釋出）完全可以命名為12nm，甚至是10nm。
在HotChips31（2019年）上，台積電研究副總裁Philip Wong表示，現在多少納米代表的隻是技術上的疊代，就像車型号一樣不具明确意義，是以請不要将節點與實際提供技術的名稱混淆。
時隔一年，台積電營銷負責人Godfrey Cheng也承認，從0.35μm（350nm）開始，納米數字就不再真正代表實體尺度了，隻是一種行業标準化術語。他與Mark Bohr的觀點一緻，認為工藝節點需要一種全新的描述化語言。
沒有參與到文字遊戲中的英特爾，在2021年7月正式“反擊”，引入全新的命名體系，将原本的10nm Enhanced SuperFin更名為Intel 7，将7nm更名為Intel 4，之後繼續延續這種命名方式分别稱為Intel 3、Intel 20 、Intel 18 （ 即埃米，10埃米=1納米）。
這一次，英特爾也加入了文字遊戲的行列，甚至還創造一種埃米級的命名方式。另外，按照摩爾定律計算下，的确會出現1.8nm、1.3nm、0.9nm之類的數字，埃米還能避免小數點的出現，一舉兩得。
2011年~2025年三大廠商制程節點對比表
資料來源丨國海證券研究所、遠川網際網路組、各公司官網
偏離的曲線
為什麼說三星和台積電是在玩文字遊戲？
實際上，一開始栅極長度和半導體半截距是相等的，且與納米數字相對應。
但從1997年開始，基于納米數字的傳統制程節點命名方法已不再與半導體實際的栅極長度相對應，并且在14nm以後，這些數字就幾乎不存在任何實體上的意義了，僅僅相當于一個代号。
假若幾何縮放真的能夠與實際特征大小同步，那麼2015年，業界就會進入1nm制造時代。
在2015年之前遠低于1nm？愉快的幻想，圖源:ExtremeTech
以2011年為例，英特爾在22nm節點上切換為FinFET結構，其栅極長度為26nm，半間距為40nm，鳍片則為8nm。
制程、半截距和門極長度對比表，圖源:IEEE
繼續沿用沒有實體意義的納米數字的方式其實是有迷惑性的。一方面，會讓人認為是實體幾何上的微縮，另一方面，會讓人誤解半導體技術已經達到實體極限。
英特爾、三星、台積電半導體密度對比圖，圖源:WikiChip Analysis
通過對比發現，同一代制程的半導體密度英特爾将近是台積電的一倍。當英特爾将其10nm更名為Intel 7時，半導體密度仍然是與台積電7nm相當的。
對台積電來說，性能較上一代有提升，這一數字也與實體毫不相關，即便不在正确的摩爾定律對應點上，這樣叫也沒什麼問題。
業内人士指出，将英特爾的制程轉換為“等效節點”（EN），預計英特爾原規劃的7nm的EN值為4.1nm，介于三星、台積電的5nm和3nm之間；英特爾原規劃的5nm的EN值為2.4nm，介于三星、台積電的3nm和2nm之間。
Tom's Hardware指出，對于不了解内情的人，英特爾的10nm Superfin架構聽起來遠不如AMD使用的台積電7nm，這是具有欺騙性的。
不過仍然需要指出的是，英特爾的10nm的确晚了一些，現在三星和台積電的半導體密度早已趕超英特爾，落後和擠牙膏是不争的事實，甚至英特爾現任CEO帕特·基辛格也承認了這種落後，是以現在英特爾将希望都押注在了Intel 20 ，即原2nm上。
2021年不同制程節點的半導體密度對比，圖源:AnandTech
新的遊戲規則
既然利用納米數字衡量制程誤導性那麼強，有什麼更優解嗎？
IEEE一篇文章中建議采用LMC密度名額度量半導體基本技術，LMC密度名額分為三個部分：邏輯半導體密度DL、主存儲器密度DM、主存儲器與邏輯半導體間連接配接密度DC。
邏輯半導體密度、主存儲器密度、互連密度趨勢圖，圖源:IEEE
雖然業界更偏向用喜歡的标簽來推銷自己的技術，但LMC密度名額作為一種通用語言，能夠更加均衡地衡量半導體制造商之間的技術進步。
Mark Bohr則是建議對2 bit NAND（4個半導體）和SFF（Scan Flip Flop，掃描觸發器）密度進行綜合計算，并建議每個晶片制造商在提到工藝節點時，都以MTr/mm （百萬半導體每平方毫米）為機關披露“NAND+SFF”的密度名額。
同時考慮到工藝不同，最好還可以再單獨報告SRAM單元尺寸。
英特爾認為更加科學的計算公式，圖源:Intel
雖然Mark Bohr在之前的提議确有一定道理，但讓競争對手公開半導體密度并跟着自己規則走，并不是一件能引起行業共識的事情。
反觀三星和台積電，利用文字遊戲成功逆襲後，又在密度逐漸趕超英特爾，一時間逼迫對手改名是不現實的，是以英特爾才要創造出一種完全不同的符号。
從現在來看，三大廠商都将押注2nm/Intel 20 ，新一輪争霸戰即将打響。
現在，從CPU到GPU，都會聽到10nm、7nm、5nm這樣的字眼，通過這一參考數字便可輕松直覺地悉知工藝進步情況，消費者也普遍會利用這一數字選擇産品。