IT之家 12 月 12 日消息，根據外媒 VideoCardz 報道，英特爾今日發表文章，公布了突破摩爾定律的三種新技術。這些技術的目标是在 2025 年之後，還能夠使得晶片技術繼續發展。
在在 2021 年 IEEE 國際電子裝置會議上，英特爾公布了多晶片混合封裝互聯密度提高 10 倍、半導體密度提升 30%-50%、新的電源和存儲器技術以及量子計算晶片技術等等。
英特爾闡述了目前已經公布的一些創新技術，包括 Hi-K 金屬栅極、FinFET 半導體、RibbonFET 等。在路線圖中，英特爾還展現了多種晶片工藝，其中包括 Intel 20A 制程，将邏輯門的體積進一步縮小，名為 Gate All Around。
▲ 英特爾公布的三大技術突破
以下具體内容：
1、英特爾新型 3D 堆疊、多晶片封裝技術：Foveros Direct
這項技術應用于多種晶片混合封裝的場景，可以将不同功能、不同制程的晶片以相鄰或者層疊的方式結合在一起。Foveros Direct 技術使得上下晶片之間的連接配接點密度提升了 10 倍，每個連接配接點的間距小于 10 微米。
這項技術支援将 CPU、GPU、IO 晶片緊密結合在一起，同時還相容來自在不同廠商的晶片混合進行封裝。
官方表示，該方案有較高的靈活性，支援客戶依據不同的需求靈活定制晶片組合。此外，英特爾呼籲業界制定統一的标準，便于不同晶片之間的互聯。
英特爾于 2021 年 7 月展現了 RibbonFET 新型半導體架構，作為 FinFET 的替代。全新的封裝方式可以将 NMOS 和 PMOS 堆疊在一起，緊密互聯，進而在空間上提高晶片的半導體密度。這種方式能在制程不便的情況下，将半導體密度提升 30% 至 50%，延續摩爾定律。
此外，英特爾還表示可以将二維材料引入晶片的制造中，可以使得連接配接距離更短，解決傳統矽晶片的實體限制。這種二維材料為單層二硫化钼 MoS2，應用于矽晶片連接配接層可以使得間距從 15nm 縮小至 5nm。
2、更高效的電源技術和 DRAM 記憶體晶片技術
目前英特爾已經首次實作在 300 毫米矽晶圓上，制造擁有 GaN 氮化镓開關的 CMOS 晶片。這項電源技術支援更高的電壓，成品電源管理晶片可以更加精準快速地控制 CPU 的電壓，有助于減少損耗，此外，這種晶片還能夠減少主機闆上的供電元件。
上圖右側展現的是英特爾研發的低延遲記憶體技術：FeRAM。這種晶片将鐵元素引入晶片的制造，可以大大提高記憶體晶片的讀寫速度，在 2 納秒内完成讀寫。同時，FeRAM 技術能夠提高記憶體晶片的密度。
3、基于矽晶片的量子運算晶片，有望在将來取代 MOSFET 半導體
随着未來半導體密度進一步提升，傳統的矽晶片将走向實體極限。在 IEDM 2021 大會，英特爾展示了世界上第一個在室溫下實作磁電自旋軌道（MESO）的邏輯器件。這代表了制造納米尺度的量子運算半導體成為可能。
英特爾和 IMEC 正在自旋電子材料研究方面取得進展，預計未來可以制造出能夠量産的全功能器件。此外，英特爾還展示了與目前 CMOS 晶片相容的 300mm 晶圓量子運算電路的制造，并确立了未來的研究方向。