計算機組成原理期末複習題
1.世界第一台通用電子計算機ENIAC，１９４６
2.第一台存儲程式式計算機－EDSAC，１９４９
3.資料校驗碼主要有奇偶校驗碼、海明校驗碼和循環備援校驗碼
4.磁表面存儲器記錄資訊是利用磁性材料的磁滞回歸線特性
5.計算機的字長取決于運算器一次運算二進制數的位數
6.模 m 交叉存儲器有 m 個存儲子產品，它們有各自的位址寄存器和資料緩沖寄存器
7.使用虛拟存儲器時，由作業系統完成位址轉換
8.若顯示器灰階級為 32，則每像素應用５位表示
9.RAM 晶片位擴充可以增加存儲器字長
10.輸入輸出指令的功能是 CPU 與外設的資料傳送
11.假設校驗位的個數為 r，k＝2-1-r 個資訊能用于糾正被傳送資料的位數，需滿足：2^r ≥k+r+1
12.某計算機字長是 16 位，它的存儲容量是 1MB，按字編址，它的尋址範圍是== 0-2^19 -1==
13.操作數在寄存器中的尋址方式稱為寄存器尋址；操作數在指令中的尋址方式稱為立即尋址，相對尋址中，指令位址碼給出一個偏移量(帶符号數)，基準位址隐含由 PC 給出。
14.操作碼的編碼有兩種方式：定長操作碼法，擴充操作碼編法
15.串行傳輸時資料位的低位在前，高位在後。
16.DMA 控制器與 CPU 分時使用記憶體常采用以下三種方法：停止 CPU 訪内，周期挪用和交替通路。
17.流水線中的主要相關問題指資源相關、資料相關和控制相關。
18.雙端口存儲器中一個存儲器具有兩組互相獨立的讀寫控制電路，可進行并行的獨立操作。
19.多子產品交叉存儲器中每個子產品都有自已的讀寫控制電路，位址寄存器和資料寄存器；CPU同時通路四個子產品，由存儲器控制電路控制它們分時使用資料總線。
20.磁表面資訊的存取是利用電—磁變換實作的。
21.指令系統中采用不同的尋址方式的主要目的是縮短指令長度，擴大尋址範圍
22.常用的虛拟存儲系統由主存—輔存兩級存儲器組成。
23.存放欲執行指令的寄存器是 IR
24.在單級中斷系統中，CPU 一旦響應中斷，則立即關閉中斷允許标志，以防止本次中斷服務結束前同級的其他中斷源産生另一次中斷進行幹擾。
25.微指令格式分為水準型和垂直型，水準型微指令的位數較多，用它編寫的微程式較短。
26.所謂三總線結構的計算機是指== I/O 總線、主存總線和 DMA 總線==三組傳輸線，微型機系統中，主機和高速硬碟進行資料交換一般采用 DMA 方式。
27.程式員程式設計所用的位址叫做邏輯位址。
28.在主存和 CPU 之間增加 cache 存儲器是為了解決 CPU 和記憶體速度不比對的問題；引入虛拟存儲器則是為了解決主存容量不夠大的問題。為使主存的平均讀出時間接近于 Cache的讀出時間,必須讓 Cache 的命中率接近于 1。
29.磁盤上通路資訊的最小實體機關是扇區。
30.相聯存儲器是按内容通路的存儲器。
31.如果Cache的容量為128塊，在直接映象下，主存中第 i 塊映象到緩存第 i mod128 塊。
32.CPU 能直接通路 cache 和主存，但不能直接通路磁盤和CD光牒。
33.補碼運算的特點是符号位與數值位一起計算
34.若浮點數用補碼表示，則判斷運算結果是否為規格化數的方法是 C 數符與尾數小數點後第一位數字相異為規格化數。
35.某計算機有五級中斷 L4～L0，中斷屏蔽字為 M4M3M2M1M0，Mi=1（0≤i≤4）表示對 Li級中斷進行屏蔽。若中斷響應優先級從高到低的順序是 L4→L0→L2→L1→L3 ，則 L1 的中斷處理程式中設定的中斷屏蔽字是 01010
36.什麼是 ISA？
答：ISA 指 Instruction Set Architecture，即指令集體系結構；ISA 是一種規約（Specification），它規定了如何使用硬體，不同 ISA 規定的指令集不同，如，IA-32、MIPS、ARM 等；ISA 在計算機系統中是必不可少的一個抽象層。
37.什麼是資料通路？它主要由哪兩類元件組成？控制器的主要功能是什麼？
答：CPU 主要由資料通路和控制器組成，指令執行過程中，資料所經過的路徑，包括路徑中的部件稱之為資料通路，它是指令的執行部件。資料通路主要由組合邏輯元件（也稱操作元件）和時序邏輯元件組成。控制器負責對指令進行譯碼，生成指令對應的控制信号，控制資料通路的動作，是指令的控制部件。
38.什麼是 CPI？CPU 執行時間與哪幾個因素有關？
CPI：Cycles Per Instruction，每條指令執行所需的時鐘周期數，對一個程式或機器來說，CPI 是所有指令執行所需的平均時鐘周期數。CPU 執行時間=CPI×程式總指令條數×時鐘周期
39.用二進制編碼的原因：
答：制造二個穩定态的實體器件容易；二進制編碼、計數、運算規則簡單；正好與邏輯命題對應，便于邏輯運算，并可友善地用邏輯電路實作算術運算
40.先行進位解決的是 ALU 的運算速度問題；
其基本思想使串行進位的産生變成并行進位的産生變成并行進位的産生，進而使各個進位在一個時鐘周期内完成，提高加法運算速度。
41.什麼是重新整理？為什麼要重新整理？有哪幾種常用的重新整理方式？
動态存儲元主要由電容構成，由于電容存在的漏電現象而使其存儲的資訊不穩定，故 DRAM晶片需要定時重新整理。常用的重新整理方式有集中式重新整理、分布式重新整理。
42.中斷與子程式
（1）中斷服務程式與中斷時CPU 正在運作的程式是互相獨立的，它們之間沒有确定的關系。子程式調用時轉入的子程式與CPU 正在執行的程式段是同一程式的兩部分。
（2）除了軟中斷通常中斷産生都是随機的，而子程式調用是由CALL 指令（子程式調用指令）引起的。
（3）中斷服務程式的入口位址可以通過硬體向量法産生向量位址，再由向量位址找到入口位址。子程式調用的子程式入口位址是由CALL 指令中的位址碼給出的。
（4）調用中斷服務程式和子程式都需保護程式斷點，前者由中斷隐指令完成，後者由CALL 指令本身完成。
（5）進行中斷服務程式時，對多個同時發生的中斷需進行裁決，而調用子程式時一般沒有這種操作。
（6）在中斷服務程式和所調用的子程式中都有保護寄存器内容的操作。
43.CISC 與 RISC
CISC：複雜指令系統計算機（Complex Instruction Set Computer) 其特點是；指令格式不固定，指令可長可短，操作數可多可少；尋址方式複雜多樣，操作數可來自寄存器也可來自存儲器；采用微程式控制，執行每條指令均需完成一個微指令序列；指令越複雜，CPI 越大。指令系統龐大，研制周期長，系統效率低。
RISC：簡單指令系統計算機（Reduced Instruction Set Computer) 其特點是：隻保留功能簡單的指令。指令系統盡可能簡單，盡是減少指令的執行時間以提高效率。多用寄存器指令，少用訪内指令，指令格式一緻，尋址方式簡單,
44.畫出馮·諾依曼計算機的硬體組成框圖，并簡要說明各部分主要功能和工作原理。
控制器：是整個計算機的指揮中心，控制計算機從記憶體中取出解題步驟（ 即指令 ）加以分析，然後執行某種操作。
存儲器：存放程式和資料的部件，是一個記憶裝置，也是計算機能夠實作“存儲程式控制”的基礎。
輸入裝置：是輸入使用者提供的原始資訊，并且将其轉換為計算機能識别的資訊。
輸出裝置：是将計算機的處理結果以能被人們接受的或能為其他計算機所接受的形式輸出。
運算器：以二進制為基礎完成對資訊的加工、處理，其核心是算術邏輯運算部件 ALU。是一種執行部件。
總線：計算機通過總線将五大部件連接配接起來，總線是它們互相通信的公共通路，主要任務是在各部件之間傳送位址資訊、資料資訊和控制資訊。
工作原理：
采用存儲程式工作方式：
①事先編制程式(根據問題找算法程式設計式)
②将程式存儲于計算機的存儲器中
③計算機在運作時自動地、連續地從存儲器中依次取出指令加以執行以控制流(指令)驅動程式執行，資訊流(資料流)被動地被調用處理。
45.什麼是校驗碼？其基本原理是什麼？常用的資料校驗碼有哪些？
答：資料校驗碼是一種常用的帶有發現某些錯誤或自動改錯能力的資料編碼方法。它的實作原理，是加進一些備援碼，使合法資料編碼出現某些錯誤時，就成為非法編碼。這樣，就可以通過檢測編碼的合法性來達到發現錯誤的目的。常用的資料校驗碼主要有奇偶校驗碼、海明校驗碼和循環備援校驗碼 。
46.什麼是“尋址方式”？常用的操作數的尋址方式有哪些？
答；指令或操作數位址的指定方式。即：根據位址找到指令或操作數的方法。操作數的尋址通常有立即 / 直接 / 間接 / 寄存器 / 寄存器間接 / 偏移 / 堆棧等，
47.Cache 有哪些特點？
Cache 具有如下特點：
(1)位于 CPU 與主存之間，是存儲器層次結構中級别最高的一級。 容量比主存小，目前一般有數 KB 到數 MB。
(2)速度一般比主存快 5~10 倍，通常由存儲速度高的雙極型三極管或 SRAM 組成。
(3)其容量是主存的部分副本。
(4)可用來存放指令，也可用來存放資料。
(5)快存的功能全部由硬體實作，并對程式員透明。
48.試從記錄密度，存儲容量，存取速度方面來說明磁表面存儲器的相關技術名額。
(1)記錄密度
道密度(TPI)：磁盤半徑方向機關長度包含的磁道數，機關：道/英寸（TPI）或道/毫米（TPM）
位密度(BPI)：在每一個磁道内機關長度内所能記錄的二進制資訊數。
(2)存儲容量
存儲容量是指整個磁表面存儲器所能存儲的二進制資訊的總量，一般用位或位元組為機關表示，它與存儲媒體尺寸和記錄密度直接相關。
非格式化容量是指磁記錄表面上可全部利用的磁化單元數
格式化容量是指使用者實際可以使用的存儲容量。
(3)平均尋址時間 Ta
當磁頭接到讀/寫指令，從原來的位置移動到指定位置，并完成讀/寫操作的時間叫存取時間。平均找道時間 tsa+平均等待時間 twa
資料傳輸率：磁表面存儲器在機關時間内與主機之間傳送資料的位數或位元組數。
51.不同層次語言之間的等價轉換52. 假如某程式 P 編譯後生成的代碼由 ALU、Load，Store，Branch 四類指令組成，它們在程式中所占比例如圖所示，已知它們的 CPI 分别為 1，2，2，2，現重新對程式進行編譯優化，生成的新目标代碼中 ALU 指令減少了 50%，其他類指令條數不變。
（1） 編譯優化前後程式的 CPI 各是多少？
（2） 如果機器的時鐘周期為 20ns（50MHz 時鐘頻率），則優化前後的 MIPS 各是多少？
解：優化後各指令所占的新的比例為：
21.5/ (21.5+21+12+24)=27%
21 / (21.5+21+12+24)=27%
12 / (21.5+21+12+24)=15%
24 / (21.5+21+12+24)= 31%
優化前的 CPI=143%+221*+212%+224%=1.57
優化後的 CPI=127%+227%+215%+231%=1.73
優化前的 MIPS=50M/1.57=31.8MIPS
優化後的 MIPS=50M/1.73=28.9MIPS53.
55.假定小端機器中指令：mov AX, 0x12345(BX)
其中操作碼 mov 為 40H，寄存器 AX 和 BX 的編号分别為 0001B 和 0010B，立即數占 32 位，則
存放順序為：
若在大端機器上，則存放順序如何？
（左邊為低位址端）
56.主存和 Cache 之間直接映射，塊大小為 16B。Cache 的資料區容量為 64KB，主存位址為32 位，按位元組編址。
要求：１、說明主存位址如何劃分和訪存過程。２、Cache 有多少
行？容量多大？答案：
57.假定計算機系統主存空間大小為 32Kx16 位，且有一個 4K 字的 4 路組相聯 Cache，主存和 Cache 之間的資料交換塊的大小為 64 字。假定 Cache 開始為空，處理器順序地從存儲單元 0、1、…、4351 中取數，一共重複 10 次。設 Cache 比主存快 10 倍。采用 LRU算法。試分析 Cache 的結構和主存位址的劃分。說明采用 Cache 後速度提高了多少？采用 MRU 算法後呢？
答：假定主存按字編址。每字 16 位。
主存：32K 字=512 塊 x 64 字 / 塊 Cache：4K 字=16 組 x 4 行 / 組 x 64 字 / 行
主存位址劃分為：
4352/64=68，是以通路過程實際上是對前 68 塊連續通路 10 次。
58.設某指令系統指令字是 16 位，每個位址碼為 6 位。若二位址指令 15 條，一位址指令34 條，則剩下零位址指令最多有多少條？
解:操作碼按短到長進行擴充編碼
二位址指令: (0000 ～ 1110)
一位址指令: 11110 (00000 ～ 11111); 11111 (00000 ～ 00001)
零位址指令: 11111 (00010 ～ 11111) (000000 ～ 111111)
故零位址指令最多有 30x26 =15x27 種
59.某指令系統的指令字長 12 位，每個位址碼長 3 位，試提出一種配置設定方案，使該指令系統有 4 條三位址指令，8 條二位址指令，180 條單位址指令。若二位址指令僅有 7 條，單位址指令最多可有多少條？（10 分）
若二位址僅 7 條，則多出：11 111 000～ 111 共 8 條
∴單位址最多可有（（23-4）·23-7）· 23=200 條
60.CPU 的位址總線 16 根（A15~A0，A0 為低位），雙向資料總線 8 根（D7~D0），控制總線中與主存有關的信号有 MREQ~（允許訪存），R/ W~。主存位址空間配置設定如下：0 – 8191為系統程式區，由隻讀存儲晶片組成，8192 – 32767 為使用者程式區；最後（最大位址）2K 位址空間為系統程式工作區。按位元組編址。現有如下晶片：
EPROM ： 8K * 8 位（控制端僅有 CS~）
SRAM ： 16K * 1 位，2K * 8 位，4K * 8 位，8K *8 位
試設計該計算機主存儲器。
由題意，主存位址空間分布如右圖：
故：低 8K 範圍可選用：一片 8K* 8 位的 EPROM
24K 使用者空間可選用：3 片 8K* 8 位的 SRAM
高 2K 空間：隻需用 1 片 2K*8 位的 SRAM 即可。
其連接配接圖如下：
61.設某機主存容量為 4MB，Cache 容量為 16KB，每塊包含 8 個字，每字 32 位，設計一個四路組相聯映像（即 Cache 每組内共有四個塊）的 Cache 組織，要求：
畫出主存位址字段中各段的位數。 設 Cache 的初态為空，CPU 需依次從主存第 0，1， 2，……，9）号單元讀出 100 個字（主存一次讀出一個字。），并重複按此次序讀 8 次，問命中率是多少？
[解]
（1）主存容量為 4MB，按字編址，是以主存位址為 20 位，位址格式如下所示：
區号 (8 位) 組号 (7 位) 組内塊号 (2 位) 塊内位址 (5 位)
（2）Cache 的位址格式為
組号 (7 位) 組内塊号 (2 位) 塊内位址 (5 位)
主存第 0，1，2，……，99 号單元在第 0 區第 0~12 組中，被映射到 Cache 的第 0~12 組
中，不存在映射時的組沖突。
由于 Cache 起始為空，是以第一遍讀時每一塊中的第一個單元沒命中（此時要把該塊的8 個字都調入 Cache，這樣 CPU 之後再讀該塊的其它單元就會命中（未考慮塊調入過程）），而後面七遍讀取時每個單元均可以命中。
命中率 = Nc/（Nc+Nm）= (100-13 + 7×100) / (8×100) =98.4%
62.磁盤組有 6 片磁盤，每片有兩個記錄面，最上最下兩面不用。存儲區域内直徑 22cm，外直徑 33cm,道密度為 40 道/cm,内層位密度 400 位/cm,轉速 2400 轉/分，問：（分）
1）、共有多少柱面？
2）、盤組總存儲容量是多少？
3）、資料傳輸率多少？
4）、如果某檔案長度超過一個磁道的容量，應将它記錄在同一個存儲面上，還是記錄在
同一個柱面上？解：
1、有效存儲區域= 33/2-22/2 = 16.5-11 = 5.5cm
柱面數=道密度有效區域=40 道/cm5.5cm=220 道，即 220 個圓柱面。
2、内道周長=3.14*22=69.08cm
道資訊量 N=400 位/cm*69.08cm=27632 位=3454B
面資訊量=3454B*220=759880B
盤組容量=759880B*10=7598800B≈7.25MB
3 、 磁 盤 數 據 傳 輸 率 = 轉 數 r* 道容量 N= （ 2400 轉 /60 秒 ）
3454B=403454=13816B/S=13.492K/S
4、記錄在同一個柱面上，因為不需要重新找道，資料讀寫速度快。
63.以 IEEE754 單精度浮點數格式表示十進制數–1/8，
–1/8 = –0.125 = –0.001B = –1.0 ×2–3，階碼為–3+127 = 01111100B，數符為 1，
尾數為 1.0…0，是以–1/8 表示為 1 01111100 000 0000 0000 0000 0000 0000，用十六進
制表示為 BE000000H。
64.在 IEEE 754 浮點數運算中，如何判斷浮點運算的結果是否溢出？
浮點運算結果是否溢出，并不以尾數溢出來判斷，而主要看階碼是否溢出。尾數溢出時，可通過右規操作進行糾正。階碼上溢時，說明結果的數值太大，無法表示；階碼下溢時，說明結果數值太小，可以把結果近似為0。
在進行對階、規格化、舍入和浮點數的乘/除運算等過程中，都需要對階碼進行加、減運算，可能會發生階碼上溢或階碼下溢，是以，必須對階碼進行溢出判斷。
65.假定一個存儲器系統支援 4 體交叉存取，某程式執行過程中通路位址序列為 3, 9, 17, 2, 51, 37, 13, 4, 8, 41, 67, 10，則哪些位址通路會發生體沖突？
解：
對于4體交叉通路的存儲系統，每個存儲子產品的位址分布為：
Bank0: 0、4、8、12、16 … …
Bank1: 1、5、9、13、17…37…41…
Bank2: 2、6、10、14、18 … …
Bank3: 3、7、11、15、19…51…67
如果給定的訪存位址在相鄰的4次通路中出現在同一個Bank内，就會發生訪存沖突。是以，17和9、37和17、13和37、8和4發生沖突。
66.假定某機主存空間大小 1GB，按位元組編址。cache 的資料區（即不包括标記、有效位等存儲區）有 64KB，塊大小為 128 位元組，采用直接映射和全寫（write-through）方式。
請問：
（1）主存位址如何劃分？要求說明每個字段的含義、位數和在主存位址中的位置。
（2）cache的總容量為多少位？
參考答案：
（1）主存空間大小為1GB，按位元組編址，說明主存位址為30位。cache共有64KB/128B=512
行，是以，行索引（行号）為9位；塊大小128位元組，說明塊内位址為7位。是以，30位主存位址中，高14位為标志（Tag）；中間9位為行索引；低7位為塊内位址。
（2）因為采用直接映射，是以 cache 中無需替換算法所需控制位，全寫方式下也無需修改
（dirty）位，而标志位和有效位總是必須有的，是以，cache 總容量為
512×(128×8+14+1)=519.5K 位。
67.某計算機字長 16 位，每次存儲器通路寬度 16 位，CPU 中有 8 個 16 位通用寄存器。現為該機設計指令系統，要求指令長度為字長的整數倍，至多支援 64 種不同操作，每個操作數都支援 4 種尋址方式：立即（I）、寄存器直接（R）、寄存器間接（S）和變址（X），存儲器位址位數和立即數均為 16 位，任何一個通用寄存器都可作變址寄存器，支援以下 7 種二位址指令格式（R、I、S、X 代表上述四種尋址方式）：RR 型、RI 型、RS 型、RX 型、XI 型、SI 型、SS 型。請設計該指令系統的 7 種指令格式，給出每種格式的指令長度、各字段所占位數和含義，并說明每種格式指令需要幾次存儲器通路？
指令格式可以有很多種，隻要滿足以下的要求即可。
操作碼字段：6位；寄存器編号：3位；直接位址和立即數：16位；變址寄存器編号：3位；總位數是8的倍數。
指令格式例 1
指令格式２：
尋址方式字段(2 位)----00：立即；01：寄直；10：寄間；11-變址
68.假定一個程式重複完成将磁盤上一個 4KB 的資料塊讀出，進行相應處理後，寫回到磁盤的另外一個資料區。各資料塊内資訊在磁盤上連續存放，并随機地位于磁盤的一個磁道上。磁盤轉速為 7200RPM，平均尋道時間為 10ms，磁盤最大資料傳輸率為 40MBps，磁盤控制器的開銷為 2ms，沒有其他程式使用磁盤和處理器，并且磁盤讀寫操作和磁盤資料的處理時間不重疊。若程式對磁盤資料的處理需要 20000 個時鐘周期，處理器時鐘頻率為 500MHz，則該程式完成一次資料塊“讀出-處理-寫回”操作所需的時間為多少？每秒鐘可以完成多少次這樣的資料塊操作？
參考答案：
平均旋轉等待時間：(1s / (7200/60)) / 2 ≈ 8.33/2 ≈ 4.17ms
因為塊内資訊連續存放，是以資料傳輸時間：4KB / 40MBps ≈ 0.1ms
平均存取時間T ：尋道時間+ 旋轉等待時間+ 資料傳輸時間
= 10ms + 4.17ms + 0.1ms = 14.27ms
讀出時間(寫回時間)：14.27ms+2ms = 16.27ms
資料塊的處理時間：20000 / 500MHz ≈ 0.04ms
因為資料塊随機存放在某個磁道上，是以，每個資料塊的“讀出-處理-寫回”操作時間都是相同的，是以完成一次操作時間：16.27msx2+0.04ms = 32.58ms
每秒中可以完成這樣的資料塊操作次數：1s / 32.58ms ≈ 30 次
69.假定某計算機的 CPU 主頻為 500MHz，所連接配接的某個外設的最大資料傳輸率為 20KBps，該外設接口中有一個 16 位的資料緩存器，相應的中斷服務程式的執行時間為 500 個時鐘周期，則是否可以用中斷方式進行該外設的輸入輸出？假定該外設的最大資料傳輸率改為 2MBps，則是否可以用中斷方式進行該外設的輸入輸出？
參考答案：
（1）外設最大傳輸率為20KBps
每傳輸完16位進行一次中斷處理，是以一秒鐘内的中斷次數為：20K/2=10K次中斷響應過程就是執行一條隐指令的過程，所用時間相對于中斷處理時間（即執行中斷服務
程式的時間）而言，幾乎可以忽略不計，因而整個中斷響應并處理的時間大約：(1s /
500MHz)x500=1µs
一秒鐘内的中斷服務程式執行要用去10K x 1µs = 10ms<< 1s
是以可以用中斷方式進行該外設的輸入輸出。
（2）外設最大傳輸率為2MBps
每傳輸完16位進行一次中斷處理，是以一秒鐘内的中斷次數為：2M/2=1M次
一秒鐘内的中斷服務程式執行要用去1M x 1µs = 1s!
是以不可以用中斷方式進行該外設的輸入輸出。
70.若某計算機有5級中斷，中斷響應優先級為1>2>3>4>5，而中斷處理優先級為1>4>5>2>3。
要求：
（1）設計各級中斷處理程式的中斷屏蔽位(假設1為屏蔽，0為開放)；
（2）若在運作主程式時，同時出現第 2、4 級中斷請求，而在處理第 2 級中斷過程中，又同時出現 1、3、5 級中斷請求，試畫出此程式運作過程示意圖。
參考答案：
（1）1 級中斷的處理優先級最高，說明 1 級中斷對其他所有中斷都屏蔽，其屏蔽字為全 1； 3 級中斷的處理優先級最低，是以除了 3 級中斷本身之外，對其他中斷全都開放，其屏蔽字為 00100。以此類推，得到所有中斷屏蔽字：
（2）程式運作過程示意圖
71.下圖為教材中進行單周期處理器設計時使用的資料通路圖。
(1) add 指令的功能為 R[rd] ← R[rs] + R[rt]，請描述其執行過程，并将控制信
号取值寫入表中。
(2) load 指令的功能為 R[rt] ← Data Memory {R[rs] + SignExt[imm16]}，請描述
其執行過程，并将控制信号取值寫入表中。
(1) 操作數從寄存器 rs 和 rt 描述的寄存器從輸出，進入 ALU 完成加法運算，計算結果送入 rd 所描述的寄存器中。
(2) Load 指令先對立即數 imm16 進行符号擴充，然後和寄存器 Rs 的内容相加得到訪存位址，最後從該位址讀取一個 32 位數送到寄存器 Rt 中。
控制信号取值如下表：