計算機組成原理學習筆記——五、中央處理器CPU

文章目錄

• 五、中央處理器CPU
• 5.1 CPU的功能和基本結構
• • CPU基本結構
  • 習題：
• 5.2 指令執行過程
• • 指令周期
  • 習題：
• 5.3 CPU資料通路
• • 習題：P192
• 5.4 控制器的功能和工作原理
• • 硬布線控制器：
  • 微程式控制器：
  • 微指令的編碼方式：
  • • 直接編碼方式
    • 微位址形成方式：
    • 微指令格式：
  • 微程式控制器與硬布線控制器的對比
  • 習題：
• 5.5 指令流水線
• • 分類
  • 影響因素
  • 性能名額：
  • 基本技術
  • • 超标量流水線技術
    • 超流水線（空間（資源）換時間）
    • 超長指令字
  • 習題

相關連結：

計算機組成原理——思維導圖分享

五、中央處理器CPU

5.1 CPU的功能和基本結構

運算器：對資料進行加工；控制器：負責協調并控制計算機各部件執行程式的指令序列。

CPU基本結構

運算器：ALU、ACC、通用寄存器組（AX、BX、CX、DX、SP）、PSW（OP、SP、ZF、CF）、移位器、計數器（CT）；

控制器：PC、IR、指令譯碼器（無位址譯碼器）、MAR、MDR、時序系統、微操作信号發生器；

寄存器分類：使用者可見（通用寄存器組、PSW）；使用者透明（MAR、MDR/IR）；

習題：

12.程式計數器的位數=存儲器位址的位數->取決于存儲器的容量；

13.指令寄存器的位數取決于指令字長；

14.CPU中通用寄存器的位數取決于機器字長；

19.指令譯碼器僅對指令的操作碼字段進行譯碼；

20.CPU中不包括位址譯碼器；

23.

24.CPU中有哪些專用寄存器

CPU中專用寄存器有程式計數器（PC）、指令寄存器（IR）、存儲器資料寄存器（MDR）、存儲器位址寄存器（MAR）和程式狀态字寄存器(PSW）

5.2 指令執行過程

指令周期

指令周期的資料流：

見書P184;

習題：

7.跳轉指令指令周期内，PC值被修改2次。

11.機器周期通常由存取周期來确定。

15.

A

16.

取指操作是控制器固有的功能，不需要在操作碼控制下完成。

控制器可以區分存儲單元中存放的是指令還是資料；

18.

5.3 CPU資料通路

習題：P192

答案：

5.4 控制器的功能和工作原理

硬布線控制器：

由複雜的組合邏輯門和一些觸發器構成，又稱為組合邏輯控制器。

硬布線控制單元圖：

CU的輸入信号來源：

（1）經指令譯碼器譯碼産生的指令資訊。

（2）時序系統産生的機器周期信号和節拍信号

（3）來自執行單元的回報信号即标志。

注意：控制單元還接收來自系統總線（控制總線）的控制信号，如中斷請求、DMA請求。

CPU的控制方式：

同步控制方式、異步控制方式、聯合控制方式

微程式控制器：

微指令的編碼方式：

直接編碼方式

直接編碼（直接控制）方式無需譯碼

互斥性微指令組合在同一字段；相容性微指令組合在不同字段中；

微位址形成方式：

（1）直接由微指令的下位址字段指出，又稱為斷定方式；

（2）根據機器指令的操作碼形成

微指令格式：

一條水準型微指令定義并執行幾種并行的基本操作；

一條垂直型微指令定義并執行一種基本操作；

考慮到需要形成後繼指令位址，

微程式控制器與硬布線控制器的對比

習題：

3．

4．形成微程式入口位址的是機器指令的操作碼字段；

9．

硬布線控制器相比于微指令控制器時序系統更為簡單；

12．

水準型微指令微指令字長，微程式短；垂直型微指令則相反

18．

20．

狀态條件寄存器屬于運算器部件；

5.5 指令流水線

分類

影響因素

資料相關解決方法：

控制相關解決方法：

性能名額：

吞吐率、加速比、效率

基本技術

超标量流水線技術

超流水線（空間（資源）換時間）

每個時鐘周期内可并發多條獨立指令，即以并行操作方式将兩條或多條指令編譯并執行，為此需配置多個功能部件。

在一個時鐘周期内再分段，在一個時鐘周期内一個功能部件使用多次。

超長指令字

習題

3.流水CPU利用的是時間并行性；大多數CISC也使用流水線技術；

4.

5.

6.按序流水線隻會發生RAW相關，不會發生WAR、WAW相關；

15.