使用Verilog設計馮諾依曼結構CPU【代碼】

• 一 馮諾依曼結構CPU圖示
• 二 代碼實作的指令
• 三 實驗報告包含的内容
• • 設計思路描述
  • • 1、CPU基本組成
    • 2、CPU的工作過程
    • 3、關鍵子產品定義
  • 程式代碼變量說明
  • 程式代碼結構說明
  • 模拟圖及分析

一 馮諾依曼結構CPU圖示

二 代碼實作的指令

計算機資料總線和位址總線都是16位，指令系統包括4條指令：addi, lw, sw, add，

1. addi: (rd) <- (rs) + imm

   從寄存器rs中讀取資料，和立即數imm相加後，結果放到寄存器rd中。

2. lw: (rd) <- memory((rs) + imm)

   從位址為(rs) + imm的存儲器中讀取資料到寄存器rd中。

3. sw: memory((rd) + imm) <- (rs)

   從寄存器rs中讀取資料到位址為(rd) + imm的存儲器中。

4. add: (rd) <- (rd) +(rs)

   從寄存器rd和rs中讀取資料，相加結果放到寄存器rd中。

指令的格式固定，單字長（16位），指令格式：op| rd | rs | imm。

其中op為操作碼，rd為目的寄存器，rs為源寄存器，imm為立即數。

共8個通用寄存器，寄存器R0的值恒為0，rd和rs是GR中8個寄存器之一（操作碼中的rd和rs指的是8個通用寄存器的編号，即位址）。

三 實驗報告包含的内容

設計思路描述

1、CPU基本組成

1.1 運算器部分

1.2 控制器部分

1.3 資料通路

2、CPU的工作過程

2.1 CPU的工作時序

2.2 指令的執行過程

2.3 指令說明

3、關鍵子產品定義

3.1 存儲器Memory

3.2 時序信号産生子產品CLOCK

3.3 取指令子產品IFU

3.4 通用寄存器GR

3.5 ALU

3.6 控制器controller

3.7 CPU

程式代碼變量說明

CPU各子產品的功能和接口

程式代碼結構說明

模拟圖及分析

軟體：Quartus II 9.0

代碼下載下傳

含verilog代碼、實驗報告