資料來源： 物聯傳媒（ulinkmedia）
作者： 麥穗、銀匠
物聯網智庫 轉載
導讀
在3月2日，ASE、AMD、ARM、Google雲、Intel、Meta(Facebook)、微軟、高通、三星、台積電十大行業巨頭聯合宣布，成立行業聯盟，共同打造小晶片互連标準、推進開放生态，并制定了标準規範“UCIe”。
Chiplet“小晶片”在2019年小火過一把，當時Chiplet在AI晶片領域可謂熱詞，但在更早之前這個概念就已經出現了。Chiplet是矽片級别的重用，是一類滿足特定功能的die，通過搭積木造晶片的模式，利用die-to-die内部互聯技術将多個子產品晶片與底層基礎晶片封裝在一起，構成多功能的異構System in Packages（SiPs）晶片的模式，建立一個Chiplet的晶片網絡。
這也被認為是能延續摩爾定律“已死”的重要方案。
2019年AMD提出打破摩爾定律的限制，革命性的the Infinity Fabric（兩個4核CPU互聯的專門的通道）掀起了小晶片風潮。那時候對于這項技術的限制大部分都會提到互聯标準和封裝技術。
UCIe标準的全稱為“Universal Chiplet Interconnect Express”(通用小晶片互連通道)，在晶片封裝層面确立互聯互通的統一标準，可在小晶片之間提供高帶寬、低延遲、節能且具有成本效益的封裝連接配接。
UCIe 1.0标準定義了晶片間I/O實體層、晶片間協定、軟體堆棧等，并利用了PCIe、CXL兩種成熟的高速互連标準。這個标準最初是由Intel提出并制定，後開放給業界，共同制定而成。
它解決了對計算、記憶體、存儲和跨越雲、邊緣、企業、5G、汽 、 性能計算和 持領域的整個計算連續體的連接配接。UCIe 提供了封裝來自不同來源的芯 的能力，包括不同的晶圓廠，不同的設計和不同的封裝技術。這一波直接沖擊的是晶片半導體行業，但其覆寫的垂直領域市場也是不可計量的。
為何是Chiplet封裝內建？
我們先來區分一下SOC、SIP和Chiplet。
SOC（system on chip）片上系統。它是資訊系統核心的晶片內建，是将系統關鍵部件內建在一塊晶片上，像一個微小型系統。在PC時代我們可以說一個電腦的核心是CPU，而在智能終端時代，手機的核心就是SOC。它依然是遵循摩爾定律發展方向的。
SOC模拟示意圖，圖源網絡
SIP(System-in Package)系統級封裝。SIP封裝并無一定型态，利用單純的打線結合或覆晶接合，将處理器、存儲器、FPGA等功能晶片以2D或者3D封裝結構內建在一個封裝内，可做定制化生産。SIP超越了摩爾定律的發展方向，在SIP中內建度較高的是藍牙和802.11(b/g/a)，多用于涵蓋通信技術的解決方案，同時UWB是SIP的另一個理想應用。
Chiplet即芯粒，也稱小晶片。它其實就是多個芯粒通過先進的封裝技術形成的SIP，将不同工藝節點和不同材質的晶片通過先進的內建技術（如3D內建技術）封裝內建在一起，形成一個系統晶片，實作了一種新形式的IP複用。它擺脫了摩爾定律的發展方向。
UCIe 支援在封裝上傳遞平台的開放式 Chiplet 态系統
發展了50多年的摩爾定律已然快到極限，現在行業的需求對于傳統單一工藝、單一晶片的做法來說，難度和成本都越來越高，亟需變革。 芯 的封裝內建能夠以快速且經濟 效的 式提供定制解決 案，例如，不同的 途可能需要 同的加速能力，但具有相同的核心、記憶體和 I/O。現在，它還允許根據功能進行最佳工藝節點選擇的芯 共同封裝，通過UCIe實作小晶片之間的封裝互連，可以大大降低制造成本。
資料顯示，10nm晶片的設計成本為1.744億美元，7nm晶片飙升到2.978億美元，5nm晶片更是高達5.422億美元，即便是行業巨頭也越來越吃力。而新的UCIe标準規範，讓不同廠商的小晶片互通成為可能，x86、ARM、RISC-V內建在一起也有了實作之地。
UCIe 1.0 定義了兩種類型的封裝：實體層和通信協定。 先是封裝級內建，連接配接在闆級的元件，如記憶體、加速器、網絡裝置、數據機等，可以在封裝級內建，适 于從 持到 端伺服器，通過 同的封裝選項連接配接來 多個來源的芯 。其次是使 不同類型的媒體（例如光纜、電纜、毫 波）提供封裝外連接配接重定時器， 于在機架甚 pod 級别傳輸底層協定），以實作資源池、資源共享，在邊緣和資料中 提供 好的能效和成本效益性能。
為什麼物聯網時代需要Chiplet
物聯網最大的困境是碎片嚴重，包括技術碎片化，應用碎片化。
不同的應用場景需要不同的物聯網技術能力，比如通信技術常見的有4G、5G、NB-IoT、Cat.1、LoRa、wifi、藍牙、zigbee以及其他私有協定等等。
在某些場景中需要用到4G+藍牙，某些場景需要用Cat.1+wifi或者Cat.1+wifi+藍牙等各類差異化的需求。
當然，除了通信晶片，在IoT裝置還有更多常用的IC器件，比如不同類型的MCU、電容、電感、記憶體、PA、還有數億千計的傳感器類别等等。
碎片化的IoT市場，注定不是一個通用IC就能用的，因為一個性能強大的IC當然也能覆寫很多應用場景，就好比用5G SoC去用于智能水表，當然也能用，但這屬于“殺雞用牛刀”，不僅浪費了5G的多數能力，也很貴，不是一種市場化的行為。
市場上對于技術方案的選擇最終都會落實到成本效益，而極度碎片化的IoT應用市場上需要根據需求才能定制出相應的最具成本效益方案。
通用的方案行不通，而Chiplet提供的思路就是将不同功能的小晶片內建到一起，讓晶片的能力可以像堆積木一樣，堆積出自己想要的功能，這成了行業的必然之選。
廣闊未來
随着垂直領域智能化需求的持續增加，圖形處理、安全引擎、人工智能（AI）整合、低功耗物聯網控制器等各種異構應用處理器需求的提升，市場研究機構Omdia曾預估2035年全球Chiplet可服務市場規模将一步提高至570億美元。UCle标準的開放将會大大提高這個數值，在通信、工業等領域發揮更大的價值。
首先是架構設計的靈活性，矽片的互聯讓帶寬，延時和功耗都會有巨大的改善。其次是商業模式的多樣性，由于多子產品的集合，拓寬了供應鍊和垂直領域的選擇，可以挖掘到更多的潛在市場。
但Chiplet依然存在不少挑戰，基于目前的國際形勢和國内産業的實際發展水準，國内要面臨的困難和國際頭部IC設計公司并不相同。國内廠商也已經在推進Chiplet技術，像華為海思、中興等已實作了一定的量産，但代工還是由台積電這些企業來完成。國内廠商要走“自研”路線，仍需打磨很長時間。
參考資料：
快科技：AMD、ARM、Intel、高通、三星、台積電等十巨頭在一起！打造小晶片互通規範
IC的帆哥：IP,SoC,SiP和Chiplet的差別
半導體行業觀察：“延續”摩爾定律的Chiplet，應該走怎樣的發展路線？