0 引言
近 20 多年來，碳化矽(silicon carbide，SiC)作為一種寬禁帶功率器件，受到人們越來越多的關注[1]。與矽相比，碳化矽具有很多優點，如：碳化矽的禁帶寬度更大，這使碳化矽器件擁有更低的漏電流及更高的工作溫度，抗輻照能力得到提升；碳化矽材料擊穿電場是矽的 10 倍，是以，其器件可設計更高的摻雜濃度及更薄的外延厚度，與相同電壓等級的矽功率器件相比，導通電阻更低；碳化矽具有高電子飽和速度的特性，使器件可工作在更高的開關頻率；同時，碳化矽材料更高的熱導率也有助于提升系統的整體功率密度。碳化矽器件的高頻、高壓、耐高溫、開關速度快、損耗低等特性，使電力電子系統的效率和功率密度朝着更高的方向前進。
碳化矽器件的這些優良特性，需要通過封裝與電路系統實作功率和信号的高效、高可靠連接配接，才能得到完美展現，而現有的傳統封裝技術應用于碳化矽器件時面臨着一些關鍵挑戰。
碳化矽器件的結電容更小，栅極電荷低，是以，開關速度極快，開關過程中的 dv/dt 和 di/dt 均極高。雖然器件開關損耗顯著降低，但傳統封裝中雜散電感參數較大，在極高的 di/dt 下會産生更大的電壓過沖以及振蕩，引起器件電壓應力、損耗的增加以及電磁幹擾問題[2-3]。在相同雜散電容情況下，更高的dv/dt 也會增加共模電流。針對上述問題，國内外學者們研究開發了一系列新的封裝結構，用于減小雜散參數，特别是降低雜散電感。
除開關速度更快外，碳化矽器件的工作溫度可達到 300℃以上[4]。而現有适用于矽器件的傳統封裝材料及結構一般工作在 150℃以下，在更高溫度時可靠性急劇下降，甚至無法正常運作。解決這一問題的關鍵在于找出适宜高溫工作的連接配接材料，比對封裝中不同材料的熱性能。此外，多功能內建封裝技術以及先進的散熱技術在提升功率密度等方面也起着關鍵作用[5]。
本文重點就低雜散電感封裝、高溫封裝以及多功能內建封裝 3 個關鍵技術方向對現有碳化矽功率器件的封裝進行梳理和總結，并分析和展望所面臨的挑戰和機遇。
1 低雜散電感封裝技術
目前已有的大部分商用 SiC 器件仍采用傳統 Si器件的封裝方式，如圖 1 所示。該方式首先通過焊錫将晶片背部焊接在基闆上，再通過金屬鍵合線引出正面電極，最後進行塑封或者灌膠。傳統封裝技術成熟，成本低，而且可相容和替代原有 Si 基器件。
但是，傳統封裝結構導緻其雜散電感參數較大，在碳化矽器件快速開關過程中造成嚴重電壓過沖，也導緻損耗增加及電磁幹擾等問題。而雜散電感的大小與開關換流回路的面積相關。其中，金屬鍵合連接配接方式、元件引腳和多個晶片的平面布局是造成傳統封裝換流回路面積較大的關鍵影響因素。
表 1 列出了典型的碳化矽器件封裝結構并進行分類，同時列出了相關封裝方式的雜散電感參數大小。由表 1 可知，消除金屬鍵合線可以有效減小雜散電感值，将其大小控制在 5nH 以下。下面就其中典型的封裝結構分别進行介紹。
1.1 單管翻轉貼片封裝
阿肯色大學團隊[6]借鑒 BGA 的封裝技術，提出了一種單管的翻轉貼片封裝技術，如圖 2 所示。該封裝通過一個金屬連接配接件将晶片背部電極翻轉到和正面電極相同平面位置，然後在相應電極位置上植上焊錫球，消除了金屬鍵合線和引腳端子。相比于 TO-247 封裝，體積減小了 14 倍，導通電阻減小了 24%。
1.2 DBC+PCB 混合封裝
傳統子產品封裝使用的敷銅陶瓷闆(direct bonded copper-DBC)限定了晶片隻能在二維平面上布局，電流回路面積大，雜散電感參數大。CPES、華中科技大學[7-9]等團隊将 DBC 工藝和 PCB 闆相結合，利用金屬鍵合線将晶片上表面的連接配接到 PCB 闆，控制換流回路在 PCB 層間，大大減小了電流回路面積，進而減小雜散電感參數。如圖 3 所示，該混合封裝可将雜散電感可控制在 5nH 以下，體積相比于傳統子產品下降 40%[9-10]。
柔性 PCB 闆結合燒結銀工藝的封裝方式也被用于商業子產品中。如圖 4 所示為 Semikron 公司利用SKiN 封裝技術制作的 1200V/400A 的 SiC 子產品[11]。該技術采用柔性 PCB 闆取代鍵合線實作晶片的上下表面電氣連接配接，子產品内部回路寄生電感僅有1.5nH，開關速度大于 50kV/ s，損耗相比于傳統子產品可降低 50%。
該混合封裝方式結合了 2 種成熟工藝的優勢，易于制作，可實作低雜散電感以及更小的體積。但PCB 闆的存在限制了上述封裝方式高溫運作的可靠性。
1.3 晶片正面平面互連封裝
除采用柔性 PCB 闆取代金屬鍵合線外，還可 使用平面互連的連接配接方式來實作晶片正面的連接配接。圖 5 為 Silicon Power 公司采用端子直連(direct lead bonding，DLB)的焊接方法[12]，類似的還有 IR 的Cu-Clip IGBT[13]，Siemens 的 SiPLIT 技術[14]等。平面互連的方式不僅可以減小電流回路，進而減小雜散電感、電阻，還擁有更出色的溫度循環特性以及可靠性[12]。
用于 SiC 晶片的埋入式封裝[15-17]也可認為是一種晶片正面的平面直連封裝。如圖 6 所示[17]，該方法将晶片置于陶瓷定位槽中，再用絕緣媒體填充縫隙，最後覆寫掩膜兩面濺射金屬銅，實作電極連接配接。通過選擇合理的封裝材料，減小了子產品在高溫時的層間熱應力，并能在 279℃的高溫下測量子產品的正反向特性。
平面直連的封裝工藝通過消除金屬鍵合線，将電流回路從 DBC 闆平面布局拓展到晶片上下平面的層間布局，顯著減小了回路面積，可實作低雜散電感參數，與之後介紹的雙面散熱封裝以及三維封裝實作低雜散電感的基本思路相同，隻是實作方式略有不同。
1.4 雙面散熱封裝技術
雙面封裝工藝由于可以雙面散熱、體積小，較多用于電動汽車内部 IGBT 的封裝應用[18-21]。圖 7為一典型的雙面散熱封裝 SiC 子產品[22]，該子產品上下表面均采用 DBC 闆進行焊接，是以可實作上下表面同時散熱。
該工藝的難點在于，晶片上表面需要進行濺射或電鍍處理使其可焊接，并且在晶片上表面增加金屬墊片、連接配接柱等來消除同一子產品中不同高度晶片的高度差。再加上 SiC 晶片普遍面積小，如何保證在上表面有限面積範圍内的焊接品質是該工藝過程中的關鍵。得益于上下 DBC 的對稱布線與合理的晶片布局，該封裝可将回路寄生電感參數降到3nH 以下[23]，子產品熱阻相比于傳統封裝下降38%[24]。國内如株洲中車時代電氣、天津大學等團隊都對此類雙面封裝子產品進行了熱[21]、電氣、可靠性[25]等多方面的研究。
CPES 針對 10kV 的 SiC MOSFET 采用了如圖 8所示的封裝設計[26]。使用銀燒結技術将晶片和敷鋁陶瓷闆(direct bonded aluminum，DBA)、钼片相連接配接。其中晶片下部采用兩層 DBA 闆疊加，并将中間層連接配接到母線中間電壓，一方面可以減小闆子邊緣的場強，另一方面減小了橋臂中點對地的寄生電容，降低 EMI。該子產品可以采用雙面散熱，也可将瓷片電容焊接在晶片上部 DBA 闆上，減小回路寄生電感到小于 5nH。
圖 9 為浙江大學和阿肯色大學合作提出的一種用于 SiC MOSFET 的雙面壓接子產品[27]。該子產品使用低溫共燒陶瓷(LTCC)工藝和帶有彈性的 Fuzz Button 取代傳統 DBC 闆和金屬鍵合線實作晶片互聯以及散熱設計，回路寄生電感參數僅為 4.3nH。不足之處在于 LTCC 導熱系數低，而且壓接子產品的特性對外部壓力反應敏感。此外還有浙江大學與阿爾堡大學合作設計的直接通過螺釘固定的雙面壓接 SiC MOSFET 子產品，也實作了低寄生電感參數和良好均勻的散熱特性[28]。
1.5 三維(3D)封裝技術
三維封裝技術利用了 SiC 功率器件垂直型的結構特點，将開關橋臂的下管直接疊在上管之上，消除了橋臂中點的多餘布線，可将回路寄生電感降至1nH 以下[29-31]。Vagnon 于 2008 年即提出了利用金屬片直連的子產品單元，如圖 10(a)所示[29]，并基于此封裝制作了 Buck 變換器子產品。實驗測試表明，該 3D 封裝子產品基本消除了共源極電感，而且輻射電磁場相比于傳統子產品大大減小，共模電流也得到了很好的抑制[30]。類似的，文獻[32]将 SiC MOSFET晶片嵌入 PCB 内部，形成如圖 10(b)所示的 3D 封裝形式。晶片表面首先經過鍍銅處理，再借由過孔沉銅工藝将晶片電極引出，最後使用 PCB 層壓完成多層結構，圖 10(c)為實物子產品。得益于 PCB 的母排結構，子產品回路電感僅有 0.25nH，并可同時實作門極的開爾文連接配接方式。該封裝的功率密度極高，如何保證晶片溫度控制是一大難點，外層銅厚和表面熱對流系數對晶片散熱影響很大。除功率晶片之外，無源元件如磁芯，電容等均可通過适當的方式嵌入 PCB 當中以提高功率密度[33-34]。
由上述新型結構可以看出，為充分發揮 SiC 器件的優勢，提高功率密度，消除金屬鍵合線連接配接是一種趨勢。通過采用各種新型結構，降低子產品回路寄生電感值，減小體積是推進電力電子走向高頻、高效、高功率密度的保證。
2 高溫封裝技術
在進行晶片正面連接配接時可用銅線替代鋁線，消除了鍵合線與 DBC 銅層之間的熱膨脹系數差異，極大地提高子產品工作的可靠性[35]。此外，鋁帶、銅帶連接配接工藝因其更大的截流能力、更好的功率循環以及散熱能力，也有望為碳化矽提供更佳的解決方案[36-37]。圖 11 所示分别為銅鍵合線、銅帶連接配接方式。
錫片或錫膏常用于晶片和 DBC 闆的連接配接，焊接技術非常成熟而且簡單，通過調整焊錫成分比例，改進錫膏印刷技術，真空焊接減小空洞率，添加還原氣體等可實作極高品質的焊接工藝。但焊錫熱導率較低(~50W/(m K))，且會随溫度變化等，并不适宜 SiC 器件在高溫下工作。此外，焊錫層的可靠性問題也是子產品失效的一大原因。
燒結銀連接配接技術憑借其極高的熱導率(~200W/(m K))，低燒結溫度，高熔點等優勢，有望取代焊錫成為 SiC 器件的新型連接配接方法[38-39]。銀燒結工藝通常是将銀粉與有機溶劑混合成銀焊膏，再印刷到基闆上，通過預熱除去有機溶劑，然後加壓燒結實作晶片和基闆的連接配接。為降低燒結溫度，一種方法是增大燒結中施加的壓力，這增加了相應的裝置成本，而且容易造成晶片損壞；另一種方法是減小銀顆粒的體積如采用納米銀顆粒，但顆粒加工成本高，是以很多研究繼續針對微米銀顆粒進行研究以得到合适的燒結溫度、壓力、時間參數來現更加理想的燒結效果[40]。圖 12 給出了一些典型的焊錫和燒結材料的熱導率和工作溫度對比圖[39]。
此外，為確定碳化矽器件穩定工作，陶瓷基闆和金屬底闆也需要具備良好的高溫可靠性。表 2、3分别給出了目前常用的一些基闆絕緣材料和底闆材料[40]，其中：λ 為熱導率；α為熱膨脹系數；R為撓曲強度；ρ 為密度。λ 越高，散熱效果越好，α 則影響了封裝在高溫工作時不同層材料之間的熱應力大小，不同材料間α 差異越大，材料層間熱應力就越高，可靠性越低。是以尋λ 高、α 值和碳化矽材料(3.7ppm/K)相近的材料是提高封裝可靠性和關鍵所在。
如表 2 所示，Al2O3 具有成本低，機械強度高等優點，是目前最常用的絕緣材料，但λ 值低，α值明顯偏大，不适合碳化矽的高溫工作。AlN λ 值高，α 值接近 SiC 材料，成本合适，是目前較為理想的碳化矽器件的基闆材料。BeO 雖然 λ 值高，但其強毒性則限制了其應用。Si3N4 α 值最接近 SiC材料，而且 R 值大，在熱循環中更不容易斷裂，也是一種适合碳化矽器件高溫工作的絕緣材料，但其λ 值較低，而且成本很高，限制了其廣泛的應用。
為提高陶瓷基闆覆銅層的可靠性，覆鋁陶瓷闆(DBA)以及活性金屬釺焊(active metal brazing，AMB)等工藝也受到人們越來越多的關注。如表 3所示，Cu 作為底闆材料熱導率最高，但其與基闆之間熱膨脹系數相差較大。Al 作為底闆，成本低，還可顯著降低整體重量，但在熱導率和熱膨脹系數比對方面均表現較差。Cu 基合金如 Cu/Mo，Cu/W，Cu/C 等在熱導率和熱膨脹系數方面性能均較為優越，但其密度和成本均較高。AlSiC 的成本，密度，熱膨脹系數均十分理想，但缺點在于熱導率較低。
具體使用情況需要結合實際情況綜合決定。綜上可以看出，材料是保證碳化矽器件高溫可靠工作的根本。而在實際設計過程是，考慮多方面綜合因素尋找最合适的材料也是器件封裝設計中的一大難點所在。
3 多功能內建封裝技術
3.1 多功能內建封裝技術
碳化矽器件的出現推動了電力電子朝着小型化的方向發展，其中內建化的趨勢也日漸明顯。
瓷片電容的內建較為常見[41]，通過将瓷片電容盡可能靠近功率晶片可有效減小功率回路寄生電感參數，減小開關過程中的震蕩、過沖現象。但目前瓷片電容不耐高溫，是以并不适宜于碳化矽的高溫工作情況。
驅動內建技術也逐漸引起了人們的重視，三菱、英飛淩等公司均提出了 SiC 智能功率子產品(intelligent power module，IPM)，将驅動晶片以及相關保護電路內建到子產品内部，并用于家電等裝置當中[42-43]。如圖 13 所示，浙江大學團隊通過将瓷片電容、驅動晶片和 1200V SiC 功率晶片內建在同一塊 DBC 闆上，使半橋子產品面積僅為 TO-247 單管大小[44]，極大地減小了驅動回路和功率回路的寄生電感參數。阿肯色大學則針對碳化矽晶片開發了相關的 SiC CMOS 驅動晶片以充分開發 SiC 的高溫 性能[45]。
此外，還有 EMI 濾波器內建，溫度、電流傳感器內建、微通道散熱內建等均有運用到碳化矽封裝設計當中[5]。
3.2 散熱技術
散熱技術也是電力電子系統設計的一大重點和難點。設計中，通常是将單管或子產品貼在散熱器上，再通過風冷或者液冷進行散熱。文獻[46]中将微通道內建在子產品的基闆内，使得子產品整體熱阻下降 34%。微通道散熱技術也被用于晶片的直接散熱，例如文獻[47]中介紹了用于寬禁帶器件的 3 種典型方式：一種是将微通道直接做在晶片的襯底上；第 2 種則将微通道內建在晶片下層的厚金屬層中；第 3 種則通過金屬鍍層和熱媒體材料将晶片直接連接配接到 Si 基微通道結構上。這種直接作用于晶片的散熱技術消除了子產品多層結構的限制，可以極大提高晶片的散熱效率。相變散熱技術如熱管、噴霧等方式相比于單相氣冷、水冷等具有更高的熱導率，非常高效，也為 SiC 器件的散熱提供了一種解決思路[48]。圖 14 給出了目前的散熱方式之間的傳熱系數簡單對比[39]。
4 挑戰機遇和前景展望
在電力電子朝着高效高功率密度發展的方向上前進時，器件的低雜散參數、高溫封裝以及多功能內建封裝起着關鍵性作用。通過減小高頻開關電流回路的面積實作低雜散電感是碳化矽封裝的一種技術發展趨勢。然而，實作碳化矽封裝技術的突破并大規模應用，還需要開展大量的工作，以下列舉一些核心挑戰以及前景展望：
1）低雜散電感封裝結構綜合性能的進一步研究驗證。例如封裝結構的功率循環、溫度循環能力，實際散熱效果，制造難度和成本，以及實作大功率模組的串并聯難易程度等。
2）适用于高溫工作的封裝材料的研究。開發耐高溫、具有優良導熱系數、熱膨脹系數互相比對的封裝材料始終是提升封裝高溫工作可靠性的關鍵；同時，改進工藝、降低現有優良封裝材料的生産成本和工藝難度也是封裝朝着高溫方向發展的重要制約因素。
3）多功能內建封裝子產品的内部幹擾、共同散熱等關鍵問題研究。子產品的多功能內建是電力電子的發展趨勢，但瓷片電容、傳感器、栅極驅動等還無法完全比對碳化矽的高溫高頻性能、散熱和電磁相容問題；開發高溫電容、功率晶片片内內建傳感器、研究 SiC CMOS 驅動晶片或者采用 SOI(silicon on insulator)等工藝方案都有待進一步探索。
4）新型散熱方式的探索。減小晶片散熱路徑上的熱阻是封裝散熱技術的關鍵，一方面，利用高導熱系數材料，另一方面可以減少封裝的層疊結構，如：DBC 直連散熱器、微通道液冷散熱器內建及晶片直接散熱方式等均為碳化矽器件的散熱提供了更多的可能。
可以預見，碳化矽器件和封裝技術的發展已 經為電力電子技術打開了一扇更廣闊的大門，助力電力電子技術朝着高頻、高效、高功率密度的方向前進。
5 結論
本文分析和探讨了碳化矽器件封裝中的 3 個關鍵技術問題：1）整理歸納了低雜散電感參數的新型封裝結構，從設計原理上概括了其基本思路并列舉了一些典型封裝結構；2）總結了目前常用的一些高溫封裝方式和材料特性等，并指出高溫封裝中的關鍵性問題和解決思路；3）綜述概括了現有的碳化矽封裝多功能內建的趨勢以及散熱技術。最後，對碳化矽的封裝技術作了展望，指出了其所面臨的挑戰和機遇。
來源：中 國電機工程學報 第 39 卷 第 19 期 作者：浙江大學電氣工程學院 盛況，董澤政，吳新科