來源：半導體行業觀察（ID：icbank）
據外媒semiconductor-digest報道，過去幾個月發生了一系列有趣的事件，首先是在 7 月的英特爾加速活動上宣布亞馬遜将成為英特爾代工服務 (IFS) 的首批客戶之一，特别是在封裝方面。
11 月 30 日至 12 月 3 日，亞馬遜舉行了他們的AWS re:Invent聚會，他們在會上推出了 Graviton3 資料中心處理器。與早期的 Graviton 和 Graviton2 器件不同，Graviton3 采用小晶片路線，具有 7 個裸片和總共 550 億個半導體。
核心處理器晶片側面的晶片是DDR5記憶體控制器，底部是 PCI-Express 5.0 控制器晶片。據稱采用的是台積電5nm工藝，運作頻率為2.6GHz，功耗為100W，略低于Graviton2的110W。似乎有 500 億個半導體位于處理器晶片中。
該處理器有 64 個核心與一個運作在 >2 GHz 且帶寬超過 2 TB/s 的網格縫合在一起。32 MB 的緩存記憶體分布在網格中，與核心緩存一起，晶片上的緩存增加到 100 MB。DDR 控制器為 DDR4800，提供超過 300 GB/s 的記憶體帶寬。
鑒于 Graviton3 封裝的外觀以及 Amazon/Intel IFS 封裝聲明，我懷疑這些小晶片是否與英特爾的 EMIB（嵌入式多晶片互連橋接）技術相關聯。二加二可以得到 22，但在英特爾的最後一個季度電話會議中，我們有評論說，自 3 月以來，他們已經出貨了第一批 IFS 封裝單元以擷取收入。Graviton3 部件現在可用于預覽新的 Amazon EC2 C7g 執行個體，是以它們顯然存在于 AWS 伺服器中。
對我來說，最後一個确認連結是互連凸塊間距據報道為 55 m；這就是EMIB使用的。
是以，二加二仍然可以得到 22，但在我看來，Graviton3 至少有可能使用 EMIB 将這些小晶片連接配接在一起，而 AWS 是 IFS 的第一個收入客戶。
英特爾EMIB封裝深度解讀
低成本異構多晶片封裝（multi-chip packaging：MCP）的發展推動了重大的系統級産品創新，進而出現了三類MCP産品：
晶圓級扇出重新分布，使用模塑膠的重構晶圓基闆作為裸片之間互連的表面（2D）
用于重新配置設定的單獨的基于矽的互連層，可以是嵌入有機封裝（2.5D）中的全尺寸矽中介層或die到die的矽橋
垂直堆疊的面對面或背對背晶片，利用晶片焊盤的混合鍵合和直通孔（3D）
2.5D解決方案已獲得了可觀的研發投資，以支援更大的封裝尺寸和更大的互連重新分布密度（即，線+間距，金屬層數）。多個較小裸片的內建提供了晶片和封裝組裝的良率和成本的權衡。
2.5D MCP中內建的功能已經變得越來越多樣化，例如，CPU，GPU，記憶體（尤其是HBM堆棧），FPGA，網絡交換機，I / O收發器，用于特定應用的硬體加速器。目前的研發工作将繼續擴大這種系統級封裝組成的廣度。下一個“大事”很可能是光電轉換元件的內建，進而實作中短距離的基于光子的資料傳輸效率通道。
支援2.5D MCP産品增長的一個關鍵方面是封裝中裸片之間的内部連接配接技術。如上所述，一種替代方法是在矽中介層上制造導線，該中介層的尺寸等于整個封裝的尺寸。近期的發展使内插器（interposers ）的裸片放置和互連能力超過了最大标線片尺寸（reticle size）的1倍。另一種方法是制造用于導線的小矽橋，該橋跨接在相鄰de的邊緣中，并嵌入有機封裝中。
英特爾的嵌入式多晶片互連橋（Embedded Multi-Die Interconnect Bridge：EMIB）是2.5D MCP橋互連技術的一個示例。在先前的SemiWiki文章中已對此進行了簡要描述。
随着最近對Intel Foundry Services的重新引入，我認為應該更深入地研究該技術，因為它無疑将成為ICF客戶系統實施的基本組成部分。
在與封裝和測試技術開發部門的英特爾研究員Ravi Mahajan進行的最啟發性的讨論中，我有機會了解了更多有關EMIB功能和潛力的資訊。本文總結了我們讨論的重點。
EMIB的制造
上圖顯示了設計在有機封裝中的典型EMIB橋的橫截面。橋接矽位于封裝腔中，如下圖所示制作。頂部封裝金屬層提供了一個參考平面，并帶有穿過該平面的通孔，用于連接配接die和橋。
Ravi表示：“ EMIB工藝建立在标準封裝構造流程的基礎上，并附加了建立EMIB腔的步驟。橋位于空腔中，并用粘合劑固定在适當的位置。添加最後的介電層和金屬堆積層，然後進行通孔鑽孔和電鍍。”
請注意，在上方的橫截面圖中，粗孔和細孔分别對應于每個die上存在的兩個不同的凸點間距，如下所示。
粗大的凸塊用于die到封裝的走線層連接配接，而細間距則與EMIB連接配接相關聯-短期内更多關于目标EMIB連接配接密度的資訊。
Ravi補充說：“進行了大量的工程設計，以定義精細和粗糙的凸點輪廓，這些輪廓将支援管芯附着和通過連接配接處理。具體而言，這包括重點關注凸塊高度控制和焊料量。我們已經與bumping 供應商合作，以實作這種dual pitch和profile configuration。此外，MCP封裝中的每個裸片都單獨連接配接-裸片上的凸點将經受多個回流周期。注意與凸塊結合的助焊劑材料。還已經開發了在整個凸塊區域中提供無空隙的環氧樹脂底部填充劑的方法。材料，凸塊和附着過程都是在大規模生産中進行的。”
EMIB實體實施
下面顯示了一個隻做橋的示例。此特定設計實作以下功能：
到裸片的凸點間距為55um
2um線+ 2um間距，金屬厚度為2um
4um間距，每毫米“ beachfront”具有250根導線
每個EMIB金屬層之間的電媒體厚度為2um
EMIB橋上的4個金屬層M1和M3專用于GND平面
通常在M2和M4上利用3信号+ 1接地屏蔽圖案的信号層
确切地說，如下圖所示，備用EMIB層上的金屬平面被實作為網格。
Ravi說：“ EMIB互連的設計是多個目标之間的複雜權衡–互連密度（每毫米邊緣的導線數，每毫米的凸點** 2），功率限制和信号帶寬。對于每個裸片，這意味着驅動器尺寸和接收器靈敏度。為了節省功率，通常使用無端接的接收器（即，僅容性負載，無電阻端接）。為了解決這些目标，EMIB設計考慮因素包括線和空間尺寸，凸塊間距，溝道長度，金屬厚度以及金屬層之間的介電材料。電信号屏蔽（例如S1G1，S2G1，S3G1）的設計也至關重要。”
下圖顯示了互連密度設計的布局圖，包括電橋信号如何到達相鄰die上的多行細間距凸點。下表說明了可用尺寸和間距的範圍。
下圖顯示了各種橋定位選項。請注意，橋的放置具有很大的靈活性-例如，水準和垂直方向，相對于模具邊緣的不對稱位置。
EMIB電氣特性
英特爾針對EMIB互連釋出了詳細的電氣分析，評估了各種信号接地屏蔽組合和導線長度的插入損耗和串擾。
上圖突出顯示了封裝中的配電路徑（power distribution paths ）。請注意，EMIB橋的占位面積小，這意味着I / O信号和電源完整性特性的平衡不會受到影響，這與全矽中介層不同，在矽中介層中，所有信号和電源過孔都必須首先穿過中介層。如前所述，EMIB上方的頂層封裝層也用作接地層。
下圖顯示了電分析結果的示例，描述了針對各種信号屏蔽模式的目标累積海灘前帶寬的最大EMIB信号長度。在此示例中，采用了激進的L / S線距設計。使用的電氣模型：
一個簡單的輸出驅動器（R = 50ohms，C = 0.5pF）
無端接的接收器（C = 0.5pF）
四層EMIB金屬疊層，介電常數= 4.0
嵌入式橋上方的頂部封裝金屬平面
EMIB設計服務
由于EMIB設計權衡的複雜性，Ravi表示：“英特爾将與代工客戶在産品需求方面緊密合作，并将EMIB設計作為一項服務進行開發。我們将與客戶一起在die引出線和凸點圖案上進行合作，并提供可滿足其資料速率目标的EMIB矽實施方案。”
EMIB未來發展
EMIB技術仍然是英特爾的研發重點。Ravi強調說：“我們将繼續緻力于提供更大的互連邊緣密度，包括更緊密的凸塊間距和更積極的線/空間EMIB金屬間距（小于1um）。将有源電路內建到EMIB中當然也是可行的。”
總結
支援進階MCP技術的EMIB橋接方法具有一些獨特的優勢：
現有有機包裝技術的擴充
支援大晶片數和大封裝配置
比全尺寸矽中介層的成本更低
使用簡單的驅動器/接收器電路，支援相鄰晶片之間的高資料速率信令
通過為該連結定制橋來分别優化每個沖模-骰子連結的能力
EMIB鍊路具有高能效，低金屬R * C延遲，最小延遲和高信号完整性。
英特爾研發團隊已解決了EMIB的一些缺點：
晶片凸塊和封裝組裝過程中的額外複雜性
封裝，die和EMIB橋之間的熱膨脹系數（CTE）系數不同
EMIB矽在封裝組裝之前變薄（t
英特爾代工廠服務的封裝團隊提供的支援将幫助尋求進階MCP解決方案的客戶實作其信令資料速率，功耗和成本目标。
毫無疑問，MCP封裝采用率的增長将繼續加速。（DARPA CHIPS計劃還将使人們對MCP設計産生更大的興趣。）
對于此事，大家咋看？？歡迎發表評論
----全文到此為止，如果喜歡，請點下“在看”或分享到朋友圈。
- END -