3D堆疊晶片成現實？intle正推動晶片微縮化

芯研所援引網際網路消息，近日，英特爾研究團隊公布最新研究論文，展示了一種堆疊半導體的方法，能夠使機關面積晶片上半導體數量增加30%-50%。公司表示，未來十年将繼續加速晶片微縮的速度。

據路透社報道，英特爾正努力在生産最小、速度最快的晶片方面奪回領頭羊之位，雖然CEO基辛格已經制定了2025年重新奪回領先地位的計劃，但公司研究團隊在舊金山舉行的一次國際會議上公布的工作進展，讓人們看到了英特爾在2025年後的競争計劃。

據悉，英特爾将更多計算能力整合到晶片中的方法之一是在三維空間中增加晶片堆疊或小晶片（chiplet）。除了提高半導體密度外，研究團隊展示的另一技術，可以讓堆疊的晶片之間的連接配接數量增加10倍，這意味着更複雜的晶片可以堆疊在一起。

英特爾元件研究部門主管兼進階首席工程師Paul Fischer在接受路透采訪時表示："通過将晶片直接堆疊在一起，我們明顯節省了面積。"“我們正在縮短互連長度，真正節約能源，這不僅提高了成本效率，還提高了性能。”

(7830171)