在日前的2021 IEEE IDM(國際電子器件會議)上，Intel公布、展示了在封裝、半導體、量子實體學方面的關鍵技術新突破，可推動摩爾定律繼續發展，超越未來十年。
據介紹，Intel的元件研究團隊緻力于在三個關鍵領域進行創新：
一是通過研究核心縮放技術，在未來産品中內建更多半導體。
Intel計劃通過混合鍵合(hybrid bonding)，解決設計、制程工藝、組裝難題，将封裝互連密度提升10倍以上。
今年7月的時候，Intel就公布了新的Foveros Direct封裝技術，可實作10微米以下的凸點間距，使3D堆疊的互連密度提高一個數量級。
未來通過GAA RibbonFET半導體、堆疊多個CMOS半導體，Intel計劃實作多達30-50％的邏輯電路縮放，在機關面積内容納更多半導體。
後納米時代，也就是埃米時代，Intel将克服傳統矽通道的限制，用隻有幾個原子厚度的新型材料制造半導體，可在每個晶片上增加數百萬各半導體。
二是新的矽技術。
比如在300毫米晶圓上首次內建基于氮化镓的功率器件、矽基CMOS，實作更高效的電源技術，進而以更低損耗、更高速度為CPU供電，同時減少主機闆元件和占用空間。
比如利用新型鐵電體材料，作為下一代嵌入式DRAM技術，可提供更大記憶體容量、更低延遲時間讀寫。
三是基于矽半導體的量子計算、室溫下進行大規模高效計算的全新器件，未來有望取代傳統MOSFET半導體。
比如全球首例常溫磁電自旋軌道(MESO)邏輯器件，未來有可能基于納米尺度的磁體器件制造出新型半導體。
比如Intel和比利時微電子研究中心(IMEC)在自旋電子材料研究方面的進展，使器件內建研究接近實作自旋電子器件的全面實用化。
比如完整的300毫米量子比特制程工藝流程，不僅可以持續縮小半導體，還相容CMOS制造流水線。