如今的半導體行業最尖端的制程工藝已經來到了3納米，但這依舊不是人們探索的終點。
在今年上半年的時候，IBM就宣布全球首發2nm工藝，使用了GAA環繞栅極半導體技術，密度可達3.33億半導體/平方毫米，幾乎是台積電5nm的兩倍，也比外界預估台積電3nm工藝的2.9半導體/平方毫米要高，指甲蓋大小的晶片就有500億半導體。
性能方面，IBM表示他們的2nm工藝在同樣的電力消耗下，其性能比目前7nm高出45%，輸出同樣性能則減少75%的功耗。
IBM的2nm工藝的納米片為3層堆棧，高度75nm，寬度40nm，栅極長12nm，納米片高度5nm。
而在半年之後，IBM再一次在先進制程方面帶來了新進展。
近日在加州舊金山舉辦的IEDM 2021國際電子元件會議中，IBM與三星共同公布了名為垂直傳輸場效應半導體（VTFET）的晶片設計技術，該技術将半導體以垂直方式堆疊，并且讓電流也改以垂直方式流通，借此讓半導體數量密度再次提高之外，更大幅提高電源使用效率，并且突破目前在1nm制程設計面臨瓶頸。
據了解，與傳統水準堆疊半導體的設計相比，場效應半導體的垂直傳輸将增加半導體數量堆疊的密度，将計算速度提高兩倍，并且通過允許電流垂直流動，還可以降低85%的功率損耗（性能和耐力不能同時結合）。
而制成所帶來的提升也是顯而易見的，IBM和三星聲稱，這一過程有一天可以讓手機一次充電使用一整周。同時還表示，它還可以使某些能源密集型任務（包括加密工作）更加節能，進而減少對環境的影響。