如今的半导体行业最尖端的制程工艺已经来到了3纳米，但这依旧不是人们探索的终点。
在今年上半年的时候，IBM就宣布全球首发2nm工艺，使用了GAA环绕栅极晶体管技术，密度可达3.33亿晶体管/平方毫米，几乎是台积电5nm的两倍，也比外界预估台积电3nm工艺的2.9晶体管/平方毫米要高，指甲盖大小的芯片就有500亿晶体管。
性能方面，IBM表示他们的2nm工艺在同样的电力消耗下，其性能比当前7nm高出45%，输出同样性能则减少75%的功耗。
IBM的2nm工艺的纳米片为3层堆栈，高度75nm，宽度40nm，栅极长12nm，纳米片高度5nm。
而在半年之后，IBM再一次在先进制程方面带来了新进展。
近日在加州旧金山举办的IEDM 2021国际电子元件会议中，IBM与三星共同公布了名为垂直传输场效应晶体管（VTFET）的芯片设计技术，该技术将晶体管以垂直方式堆叠，并且让电流也改以垂直方式流通，借此让晶体管数量密度再次提高之外，更大幅提高电源使用效率，并且突破目前在1nm制程设计面临瓶颈。
据了解，与传统水平堆叠晶体管的设计相比，场效应晶体管的垂直传输将增加晶体管数量堆叠的密度，将计算速度提高两倍，并且通过允许电流垂直流动，还可以降低85%的功率损耗（性能和耐力不能同时结合）。
而制成所带来的提升也是显而易见的，IBM和三星声称，这一过程有一天可以让手机一次充电使用一整周。同时还表示，它还可以使某些能源密集型任务（包括加密工作）更加节能，从而减少对环境的影响。