2024年4月26日，第十七屆中國電子資訊年會在甯波隆重開幕。在當天上午舉辦的“內建電路開放可控發展”專題論壇中，合見工軟聯席總裁徐昀女士發表重磅主題演講《國産EDA多元演進，助力晶片開放可控發展》，向與會者闡述了Chiplet、AI等技術大潮之下國産晶片設計面臨的新挑戰、EDA産業的新機遇以及合見工軟最新的産品矩陣與多元演進布局進展。
合見工軟聯席總裁徐昀女士
國産數字大晶片EDA工具破局刻不容緩
當下全球正面臨着以人工智能為主要推動力的“第三次工業革命”階段。2023年以來，英偉達、AMD、英特爾等半導體企業相繼推出了更高算力和創新架構的旗艦級AI加速器晶片，推動了“智算”時代的前進。其中值得一提的是，這些高算力晶片均采用了Chiplet晶片設計架構，這颠覆了既往的傳統晶片設計方法，同時持續推升EDA工具研發的複雜度。與此同時，人工智能與EDA的互為催化與驅動也得到了智算時代帶來的動力，在第一階段，單點EDA工具引入ML提升效率，同時，新的智算晶片為EDA帶來了更高算力與更高的性能；第二階段，AI與大資料融合驅動EDA流程，對晶片PPA設計進行全面優化；第三階段，将衍生到生成式AI與EDA深度融合成為下一代EDA技術，進行EDA設計流程的全面革新。
同時，徐昀女士指出，随着全球算力競争從超算轉向智算，國産EDA産業既面臨嚴重挑戰，也迎來了巨大發展機遇和廣闊成長空間。從2018年到2022年，中國銷售額過億元的晶片設計企業年複合增長率高于28%，但國産EDA企業隻有晶片設計企業增長率的一半左右，發展潛能巨大。但由于EDA賽道本身的高技術門檻、深護城河和高積累、高投入的固有特性，本土企業目前仍缺乏世界級的領軍人物和頂級技術人才，多以開發單點工具為主，缺少全鍊條企業，并且缺乏并購整合的經驗與能力，産業鍊上下遊生态協同配合亟待優化。
數字晶片是數字經濟創新轉型中的主要驅動力，超算/智算晶片均為大型數字晶片，2022年全球晶片市場規模為5735億美元，數字晶片占比為84.48%，可見，國産EDA急需在數字晶片領域取得突破。
合見工軟的多元演進、平台化發展戰略
所當乘者勢也，不可失者時也。過去幾年，受政策和資本的推動，國内EDA産業快速發展。合見工軟自公司正式投入營運以來，明時達勢，成功抓住了産業風口，駛入了發展的快車道，從公司産品線布局到規模化組織架構搭建，在多個層面均堅持了多元演進路線。
目前，合見工軟員工數量突破1000人，推出了十幾款産品且産品線持續更新，快速形成了數字晶片全流程EDA工具與設計IP的多點布局，同時在系統級EDA發力，構築“晶片- 軟體-系統-應用”的數字晶片與整機系統關聯設計與産業生态。合見工軟在超過10個城市和地區設立了辦公室和研發機構，在日本、新加坡開設辦事處。
短時間内就取得如此傲人成就的背後，是合見工軟所堅持的内外結合的組合拳發展政策：技術創新+構築生态+并購整合。在吸引國際知名專家、培養人才梯隊的同時，合見工軟注重以DTCO理念指引晶片協同設計，再加上敏銳的市場洞察力，适時出擊發起并購整合，目前成功發起并購四起，以點帶面，多元驅動。
在EDA工具研發和全流程打造方面，合見工軟堅持“多元演進”的政策。其核心基礎來自：目前數字系統與晶片設計，無論是AI、超算，還是汽車、5G的電子系統，都要首先進行一個頂層的，包含了晶片、整機系統和軟體等的系統設計。這一過程涵蓋了架構設計、IP導入和軟體協同。而數字晶片設計複雜度的提升又不斷推高着驗證時間成本，“驗證”這一環節所需的時間和費用巨大，為驗證工程師帶來準确和高效的驗證平台，對晶片一次流片成功至關重要。此外，對Chiplet架構、封裝以及PCB設計的權衡也和系統設計息息相關，要保證晶片設計、制造的聯合優化以及EDA工具的結果可收斂性，向客戶展示最佳的PPA效果。
大會現場，合見工軟展示了覆寫系統、IP、實作、驗證、芯粒/封裝/PCB等多個次元的9款EDA工具，其中部分産品已經實作了疊代。這些自主研發的晶片設計全流程EDA工具，全方位多角度展示了合見工軟“多元演進”政策。這些工具平台包括：
在“驗證+”次元，合見工軟帶來了商用級虛拟原型設計與仿真工具套件V-Builder/vSpace和商用級的全場景驗證硬體系統UVHS。
商用級的全場景驗證硬體系統UVHS一體化支援硬體仿真模式和原型驗證模式，對“emulation+prototyping”做了融合，在同一個硬體上可以通過軟體切換提供原型驗證和硬體仿真兩種模式。V-Builder/vSpace仿真工具套件則是全場景驗證解決方案的重要組合之一，可以幫助使用者在晶片與整機系統設計過程中更早開始進行軟體開發，目前V-Builder/vSpace與UVHS均經過了多家客戶的主流大晶片項目的全流程實踐檢驗，成功解決了超大規模晶片軟硬體協同驗證的難題。
在“數字+”次元，合見工軟推出了測試向量自動生成工具UniVista Tespert ATPG。該産品內建了Debugger工具，采用多線程并行引擎，可幫助工程師在進行大規模SoC內建電路設計中實作可測性設計（DFT），有效降低測試成本，提升晶片品質和良率，縮短晶片設計周期，助力內建電路測試快速簽核。
在“晶片+”次元，合見工軟帶來了企業新一代電子系統設計平台UniVista Archer，包括UniVista Archer Schematic原理圖設計平台和Univista Archer PCB版圖設計平台，結合最新一代的UniVista EDMPro電子系統研發管理平台，一起構築了電子系統與晶片設計關聯平台，打通了電子系統與PCB level、封裝的集中管理堵點，做到電子系統和晶片設計真正的“芯機關聯”。
除此之外，合見工軟在“EDA+IP”戰略實施上堅持了“自研+并購”雙軌并驅的原則。目前不但正在自研大數字晶片的核心IP如DDR、PCle、HBM等，還通過對北京諾芮內建電路設計有限公司的并購，實作了Memory Interface、PCIe Gen5和RDMA/Ethernet，以及Chiplet接口和IO Die等完整解決方案的全國産化。
AI+EDA，合見工軟加速超車
人工智能時代，強大的AI引擎能為EDA技術發展全面賦能。合見工軟正在緻力于打造AI引擎與EDA工具結合的下一代數字晶片設計流程EDA平台，基于LLM引擎，和合見工軟商用的數字EDA平台，将能在功能驗證層面、設計實作層面和測試量産層面，幫助工程師更快的驗證分析、優化PPA并加快晶片量産。
合見工軟研發團隊的本土情懷
EDA行業作為半導體行業“皇冠上的明珠”，發展門檻高、投入大、人才搭建和培養難。合見工軟自成立起，堅持研發投入和人才培養并重， 始終不忘“打造比肩國際水準的EDA工具”的初心。在圓桌論壇環節，徐昀女士介紹到，合見工軟過去兩年已投入研發經費超10億元，公司營運團隊客戶服務經驗豐富，研發團隊成員專業資深、多數有海外經曆。
徐昀女士指出Chiplet對晶片設計和EDA工具帶來了多項挑戰。除了制造端的技術難題需要克服之外，Chiplet架構所帶來“Top Down”（自上而下）和“Bottom Up”（自下而上）兩種設計模式讓EDA廠商需權衡不同的技術路線。生成式AI和Chiplet讓數字晶片前端設計的思維理念變得更加開放，同時也在可控性方面對EDA工具提出了更嚴苛的要求。對此，合見工軟堅持多元演進路線，步步為營、無懼挑戰，在大陸EDA産業自主可控的征程中，不斷發揮更大作用。
集微網