3月3日，全球知名晶片制造商英特爾、台積電、三星聯手晶片封測龍頭日月光，攜AMD、Arm、高通、谷歌、微軟、Meta等科技行業巨頭推出了一個全新的通用晶片互連标準：通用小晶片快連（UCle）。
該協定專為小晶片（chiplet）而設定，旨在為小晶片互連制定一個新的開放标準，簡化相關流程，并且提高來自不同制造商的小晶片之間的互操作性。該标準下，晶片制造商可以在合适的情況下混合建構晶片。
什麼是小晶片？SoC的掘墓人，摩爾定律的“續命丹”
近年來，随着探索先進制程工藝的成本不斷提高，摩爾定律日漸走向失效。晶片制造行業的頭部廠商一直都在延續摩爾定律的道路上艱難求索。而小晶片，就是這其中的一條道路。
摩爾定律逐漸失效的原因是光掩模限制了單個晶片的最大尺寸，晶片制造商和設計者不得不用多個晶片來實作功能。有些情況下，甚至是多個晶片提供相同的功能。這要求晶片必須完成小型化。
此前廠商一直使用SoC（片上系統）技術組合不同的子產品。這種技術的優勢在于提高子產品之間通信速度的同時，還能夠做到低功耗、低成本。但近年來突破先進制程工藝的難度和成本都在不斷上升。
一方面，技術突破已經變得尤為艱難，在晶片制造領域深耕多年的英特爾，也在7nm制程技術上遭遇瓶頸。而目前掌握5nm制造技術的三星日前也遭曝光産品良率造假。同時，探索先進制程的成本也在不斷上升。根據IBS首席執行官Handel Jones的說法，設計3nm的晶片成本以及達到了5.9億美元，而此前，設計一個28nm的晶片平均成本僅為4000萬美元。
小晶片，顧名思義，就是用多個小晶片封裝在一起，用die-to-die（裸片對裸片）内部互連技術，組成異構晶片。由于小晶片的單體更小，每片圓晶的使用率得以提高，進而降低成本。并且，由于封裝了多個小晶片，可以根據需要進行靈活組裝，進而降低功耗。
“大餅”逐漸落地，小晶片“野蠻生長”
如今，小晶片技術已經開始從理論走向實踐，在一些頭部廠商的帶領下真正應用到晶片的設計和制造中。當初小晶片技術畫下的名為“用搭積木的方式造晶片”的大餅，如今已經離實作越來越近。
AMD在2019年釋出的Ryzen3000系列中部署了基于小晶片技術的Zen2核心；英特爾則釋出了內建了47個小晶片的Ponte Vecchio。我們可以看到，無論是将單片CPU拆分，還是将大量小晶片內建封裝，小晶片技術都已經走出實驗室，應用到了實際生産中。
但小晶片技術要走向成熟，還需要面對諸多挑戰。
在小晶片技術中，各裸片互連必須考慮到互連接配接口和協定。在設計中必須要考慮到工藝制程、封裝技術、系統內建、擴充等諸多複雜因素。同時，還需要滿足不同領域對資訊傳輸速度、功耗等方面的要求。這使得小晶片的設計過程變得非常複雜，而其中橫在小晶片面前的最大難關來自于沒有統一的協定。
Marvell曾經在2015年推出了MoChi架構這一小晶片模型。此後Marvell就陷入了選擇接口的困難中。根據Marvell的網絡CTO Yaniv Kopelman說，由于不想堆高封裝成本或是被單個供應商綁定，他們不想使用内插器或者InFO類型的封裝。另外，使用小晶片的時候必須在中間劃分IP，但在哪裡劃分以及如何開發架構也對最終産品的實作提出了挑戰。
Yaniv Kopelman總結到：“在示範中建構IP很容易，但從示範走向生産還有很長的路要走。”
在過去五年内，小晶片一直是晶片設計行業中一顆耀眼的新星。越來越多的廠商開始使用小晶片，這使得它越來越普遍。制造商們希望小晶片解決晶片制造目前面臨的制造成本、擴充性等多方面的問題。
但由于缺少統一的标準，小晶片此前的協定如同混亂的“春秋戰國”。這樣的情況下，晶片制造商們無法實作他們的終極構想：連通不同架構、不同制造商生産的裸片，根據不同場景進行定制。
“春秋戰國”終結，UCle1.0隻是開始
小晶片技術一直在呼喚一個統一的标準。
英特爾擁有進階接口總線技術（AIB），這是一種晶片到晶片的PHY級标準，采用子產品化設計，具有IP子產品庫。并且，英特爾免費提供了AIB接口許可，以推廣小晶片生态。
同時能夠在小晶片上使用的并行接口标準還有台積電的LIPINCON、OCP的BoW等。
僅僅是實體層中的并行接口标準，就已經如此多樣，這給制造廠商帶來不小麻煩，使得小晶片生态始終難以推廣。
晶片行業正集體呼喚一個能夠使小晶片終結“春秋戰國”時代，做到“車同軌，書同文”的統一标準。
英特爾似乎一直是都是那個最有機會掃清小晶片發展障礙的公司。英特爾新任總裁Pat自2021年上任以來一直強調英特爾要走IDM2.0的道路，在晶片制造上繼續深耕的同時還要具有更高的開放性，這正好與小晶片技術的理念不謀而合。
在2月18日的英特爾投資者大會上，英特爾宣布将為選擇其旗下IFS服務代工的客戶提供x86架構和其他類型核心混搭的可能性，這以一過程中可能就會用到小晶片技術。同時英特爾還在該大會上披露正在緻力于打造一個“開放、可選擇、值得信賴”的開放生态圈。這一藍圖似乎就是如今英特爾牽頭制定的UCle1.0标準的伏筆。實際上，UCle1.0标準的初始版本就來自英特爾，該标準一定程度上借鑒了英特爾曾經提出的AIB标準。
如今這個巨頭們共同站台的UCle1.0标準帶來的并不是技術革新，而是技術的标準化。這使得各廠商在使用小晶片時終于有了共同的規則。
UCle規範包括了實體層和協定層。在實體層上規定了小晶片之間互相通信的電氣信号标準、實體通道數量和支援的凸塊間距。而在協定層上該規範定義了覆寫在這些信号上的更進階别協定。這一規範将使得所有在設計和制造中遵守它的小晶片能夠互連。
UCle1.0根據複雜度的不同設計了“标準封裝”和“進階封裝”兩個級别的标準。
“标準封裝”為使用傳統有機襯底的低帶寬器件設計，這些部件将使用16條資料通道、遵循100μm+的凸塊間距和擴充通道長度。這實際上就是在非常近的距離上在一個當代PCle鍊路中連結兩個裝置。
“進階封裝”中則涵蓋了EMIB和InFO等技術。并要求25μm~55μm之間的凸塊間距，同時由于更高的密度和更短的通信範圍，資料通道的數量将是标準封裝的四倍。如果使用這種标準，每秒可在1mm晶片邊緣通過的資料量可以達到1.3TB。
不僅如此，UCle實際上還可以在小晶片以外找到自己的舞台。實際上，雖然UCle的重點是為小晶片提供片上互連的統一标準，但該标準中包含了外部互連的規定。
隻要晶片制造商願意，該規範允許使用重定時器在協定級别完成更遠距離的傳輸。雖然這使得延遲和功率随着距增加，但UCle的推廣者設想伺服器使用者可能需要這種長距離上的小晶片互連。
雖然UCle1.0規範的出現終于解決了困擾在小晶片領域很長時間的規範混亂問題，但它仍然隻是一個開始。有人将這一标準稱為“起點标準”，這是由于該标準指定義了小晶片設計中的實體層和協定層，這僅僅是小晶片設計中四個方面中的兩個。行業龍頭們仍然在尋求小晶片形狀要素等方面的統一，以真正實作建構可混合搭配的小晶片生态系統。
另一方面，UCle1.0标準基本隻針對2D和2.5D晶片封裝做出了定義，而更先進的3D封裝相關标準還需要等待更新。
UCle聯盟的成員們将要開發下一代UCle技術，新協定将會更加完善。雖然UCle聯盟已經彙集了在晶片設計和制造領域的幾大龍頭，可以稱得上是群星荟萃。但要想這一标準走的更遠，以至于實作晶片制造商們搭建完善的小晶片生态的構想，還需要更多人參與到這一聯盟的建設中來。雷峰網