芯研所援引網際網路消息,近年來晶片工藝不斷接近1nm節點,眼見着摩爾定律即将失效,業界同仁也紛紛開始研發新結構新方案,推動技術更新。
近日,IBM和三星聲稱他們已經在半導體設計方面取得了突破。在舊金山舉行的IEDM會議的第一天,這兩家公司公布了一種在晶片上垂直堆疊半導體的新設計。在目前的處理器和SoC中,半導體平放在矽的表面,然後電流從一側流向另一側。相比之下,垂直傳輸場效應半導體(VTFET)彼此垂直放置,電流垂直流動。

根據IBM和三星的說法,這種設計有兩個優點。首先,它将使他們能夠繞過許多性能限制,使摩爾定律超越IBM目前的納米片技術。更重要的是,由于更大的電流流動,這種設計導緻了更少的能量浪費。他們估計,VTFET将使處理器的速度比使用FinFET半導體設計的晶片快一倍,或減少85%的功率。IBM和三星聲稱,該工藝有朝一日可能允許手機在一次充電的情況下使用一整個星期。他們說,這也可以使某些能源密集型的任務,包括加密工作,更加省電,進而減少對環境的影響。
IBM和三星還沒有說他們計劃何時将該設計商業化。他們并不是唯一試圖超越1納米障礙的公司。今年7月,英特爾表示,它的目标是在2024年之前最終完成亞微米級晶片的設計。該公司計劃利用其新的"英特爾20A"節點和RibbonFET半導體完成這一壯舉。
在外媒報道刊出後,IBM随後澄清,VTFET将幫助它擴充到其現有的晶片技術之外,而不一定精選與擴充制程到1納米以下,同時公司還指出,性能或電池壽命方面可以看到長足進步,但如果要同時進行則會有難度。
(7832882)