一、概述
cache是一種高速緩沖器，是為了解決CPU和主存之間速度不比對而采用的重要技術。
（雖然低位交叉編織優化了速度不比對的問題，但是優化後的速度和CPU的差距依然很大，是以需要更高速的儲存單元）
多子產品交叉存儲器（并行技術）
多體：多個存儲器子產品。
交叉：多子產品交叉尋址。
高位交叉編址：（順序方式）
通路一個連續主存塊時，總是現在一個子產品内通路，等到該子產品通路完才轉到下一個子產品通路，CPU總是按順序通路存儲子產品，存儲子產品不能被并行通路，因而不能提高存儲器的吞吐率。
PS：高位多體交叉存儲器雖不能滿足程式的連續讀取，但仍可能一次連續讀出彼此位址相差一個存儲體容量的4個字。
低位交叉編址：（交叉方式）
可通過流水線并行存取，提高存儲器帶寬
（提高儲存器的工作速度，eg:m個子產品組成的低位交叉編址儲存器，可以将帶寬提升為m倍）。
- 多個體輪流編址
- 高位表示存儲體體内位址，低位表示存儲體體号
- 采用輪流的方式對位址進行編碼&#
![verilog實作8位硬體乘法器（booth法補碼一位乘法）一 設計思路二 verilog代碼[圖]](data:image/gif;base64,R0lGODlhAQABAIAAAP///wAAACwAAAAAAQABAAACAkQBADs=)