晶振(收集)

       什麼是晶振?

       晶振是石英振蕩器的簡稱，英文名為Crystal，它是時鐘電路中最重要的部件，它的主要作用是向顯示卡、網卡、主機闆等配件的各部分提供基準頻率，它就像個标尺，工作頻率不穩定會造成相關裝置工作頻率不穩定，自然容易出現問題。

晶振還有個作用是在電路産生震蕩電流,發出時鐘信号.

        晶振是晶體振蕩器的簡稱。它用一種能把電能和機械能互相轉化的晶體在共振的狀态下工作，以提供穩定，精确的單頻振蕩。在通常工作條件下，普通的晶振頻率絕對精度可達百萬分之五十。進階的精度更高。有些晶振還可以由外加電壓在一定範圍内調整頻率，稱為壓控振蕩器（VCO）。

振在數字電路的基本作用是提供一個時序控制的标準時刻。數字電路的工作是根據電路設計，在某個時刻專門完成特定的任務，如果沒有一個時序控制的标準時刻，整個數字電路就會成為“聾子”，不知道什麼時刻該做什麼事情了。

晶振的作用是為系統提供基本的時鐘信号。通常一個系統共用一個晶振，便于各部分保持同步。有些通訊系統的基頻和射頻使用不同的晶振，而通過電子調整頻率的方法保持同步。

晶振通常與鎖相環電路配合使用，以提供系統所需的時鐘頻率。如果不同子系統需要不同頻率的時鐘信号，可以用與同一個晶振相連的不同鎖相環來提供。

電路中，為了得到交流信号，可以用RC、LC諧振電路取得，但這些電路的振蕩頻率并不穩定。在要求得到高穩定頻率的電路中，必須使用石英晶體振蕩電路。石英晶體具有高品質因數，振蕩電路采用了恒溫、穩壓等方式以後，振蕩頻率穩定度可以達到10^(-9)至10^(-11)。廣泛應用在通訊、時鐘、手表、計算機……需要高穩定信号的場合。

石英晶振不分正負極, 外殼是地線，其兩條不分正負

      晶振的使用

晶振，在電氣上它可以等效成一個電容和一個電阻并聯再串聯一個電容的二端網絡，電工學上這個網絡有兩個諧振點，以頻率的高低分其中較低 的頻率是串聯諧振，較高的頻率是并聯諧振。由于晶體自身的特性緻使這兩個頻率的距離相當的接近，在這個極窄的頻率範圍内，晶振等效為一個電感，是以隻要晶 振的兩端并聯上合适的電容它就會組成并聯諧振電路。這個并聯諧振電路加到一個負回報電路中就可以構成正弦波振蕩電路，由于晶振等效為電感的頻率範圍很窄， 是以即使其他元件的參數變化很大，這個振蕩器的頻率也不會有很大的變化。

      晶振有一個重要的參數，那就是負載電容值，選擇與負載電容值相等的并聯電容，就可以得到晶振标稱的諧振頻率。

      一般的晶振振蕩電路都是在一個反相放大器（注意是放大器不是反相器）的兩端接入晶振，再有兩個電容分别接到晶振的兩端，每個電容的另一端再接到地，這兩個電容串聯的容量值就應該等于負載電容，請注意一般IC的引腳都有等效輸入電容，這個不能忽略。

      一般的晶振的負載電容為15p或12.5p ，如果再考慮元件引腳的等效輸入電容，則兩個22p的電容構成晶振的振蕩電路就是比較好的選擇。

晶振是為電路提供頻率基準的元器件，通常分成有源晶振和無源晶振兩個大類，無源晶振需要晶片内部有振蕩器，并且晶振的信号電壓根據起振電路而定，允許不同的電壓，但無源晶振通常信号品質和精度較差，需要精确比對外圍電路（電感、電容、電阻等），如需更換晶振時要同時更換外圍的電路。有源晶振不需要晶片的内部振蕩器，可以提供高精度的頻率基準，信号品質也較無源晶振要好。

每種晶片的手冊上都會提供外部晶振輸入的标準電路，會表明晶片的最高可使用頻率等參數，在設計電路時要掌握。與計算機用CPU不同，單片機現在所能接收的晶振頻率相對較低，但對于一般控制電路來說足夠了。

晶體振蕩器也分為無源晶振和有源晶振兩種類型。無源晶振與有源晶振（諧振）的英文名稱不同，無源晶振為crystal（晶體），而有源晶振則叫做oscillator（振蕩器）。無源晶振需要借助于時鐘電路才能産生振蕩信号，自身無法振蕩起來，是以“無源晶振”這個說法并不準确；有源晶振是一個完整的諧振振蕩器。

　　諧振振蕩器包括石英（或其晶體材料）晶體諧振器，陶瓷諧振器，LC諧振器等。

　　晶振與諧振振蕩器有其共同的交集有源晶體諧振振蕩器。

　　石英晶片是以能做振蕩電路（諧振）是基于它的壓電效應，從實體學中知道，若在晶片的兩個極闆間加一電場，會使晶體産生機械變形；反之，若在極闆間施加機械力，又會在相應的方向上産生電場，這種現象稱為壓電效應。如在極闆間所加的是交變電壓，就會産生機械變形振動，同時機械變形振動又會産生交變電場。一般來說，這種機械振動的振幅是比較小的，其振動頻率則是很穩定的。但當外加交變電壓的頻率與晶片的固有頻率（決定于晶片的尺寸）相等時，機械振動的幅度将急劇增加，這種現象稱為壓電諧振，是以石英晶體又稱為石英晶體諧振器。 其特點是頻率穩定度很高。

　　石英晶體振蕩器與石英晶體諧振器都是提供穩定電路頻率的一種電子器件。石英晶體振蕩器是利用石英晶體的壓電效應來起振，而石英晶體諧振器是利用石英晶體和内置IC來共同作用來工作的。振蕩器直接應用于電路中，諧振器工作時一般需要提供3.3V電壓來維持工作。振蕩器比諧振器多了一個重要技術參數為：諧振電阻（RR），諧振器沒有電阻要求。RR的大小直接影響電路的性能，也是各商家競争的一個重要參數。

概述

　　微控制器的時鐘源可以分為兩類：基于機械諧振器件的時鐘源，如晶振、陶瓷諧振槽路；基于相移電路的時鐘源，如：RC (電阻、電容)振蕩器。矽振蕩器通常是完全內建的RC振蕩器，為了提高穩定性，包含有時鐘源、比對電阻和電容、溫度補償等。圖1給出了兩種時鐘源。圖1給出了兩個分立的振蕩器電路，其中圖1a為皮爾斯振蕩器配置，用于機械式諧振器件，如晶振和陶瓷諧振槽路。圖1b為簡單的RC回報振蕩器。

​​

​​

圖1. 簡單時鐘源：(a) 皮爾斯振蕩器 (b) RC回報振蕩器

機械式諧振器與RC振蕩器的主要差別

　　基于晶振與陶瓷諧振槽路(機械式)的振蕩器通常能提供非常高的初始精度和較低的溫度系數。相對而言，RC振蕩器能夠快速啟動，成本也比較低，但通常在整個溫度和工作電源電壓範圍内精度較差，會在标稱輸出頻率的5%至50%範圍内變化。圖1所示的電路能産生可靠的時鐘信号，但其性能受環境條件和電路元件選擇以及振蕩器電路布局的影響。需認真對待振蕩器電路的元件選擇和線路闆布局。在使用時，陶瓷諧振槽路和相應的負載電容必須根據特定的邏輯系列進行優化。具有高Q值的晶振對放大器的選擇并不敏感，但在過驅動時很容易産生頻率漂移(甚至可能損壞)。影響振蕩器工作的環境因素有：電磁幹擾(EMI)、機械震動與沖擊、濕度和溫度。這些因素會增大輸出頻率的變化，增加不穩定性，并且在有些情況下，還會造成振蕩器停振。

振蕩器子產品

　　上述大部分問題都可以通過使用振蕩器子產品避免。這些子產品自帶振蕩器、提供低阻方波輸出，并且能夠在一定條件下保證運作。最常用的兩種類型是晶振子產品和內建矽振蕩器。晶振子產品提供與分立晶振相同的精度。矽振蕩器的精度要比分立RC振蕩器高，多數情況下能夠提供與陶瓷諧振槽路相當的精度。

功耗

　　選擇振蕩器時還需要考慮功耗。分立振蕩器的功耗主要由回報放大器的電源電流以及電路内部的電容值所決定。CMOS放大器功耗與工作頻率成正比，可以表示為功率耗散電容值。比如，HC04反相器門電路的功率耗散電容值是90pF。在4MHz、5V電源下工作時，相當于1.8mA的電源電流。再加上20pF的晶振負載電容，整個電源電流為2.2mA。

　　陶瓷諧振槽路一般具有較大的負載電容，相應地也需要更多的電流。

　　相比之下，晶振子產品一般需要電源電流為10mA至60mA。

　　矽振蕩器的電源電流取決于其類型與功能，範圍可以從低頻(固定)器件的幾個微安到可程式設計器件的幾個毫安。一種低功率的矽振蕩器，如MAX7375，工作在4MHz時隻需不到2mA的電流。 

時鐘電路晶振與時鐘IC晶片

主機闆時鐘晶片電路提供給CPU，主機闆晶片組和各級總線（CPU總線，AGP總線，PCI總線，PCIE總線等）和主機闆各個接口部分基本工作頻率，有了它，計算機才能在CPU控制下，按步就班，協調地完成各項功能工作： 1.晶振的工作原理： 主機闆時鐘晶片即分頻器的原始工作振蕩頻率，由石英晶體多諧振蕩器的諧振頻率來産生，晶振其實是一個頻率産生器，他主要把傳進去的電壓轉化為頻率信号。提供給分頻率一個基準的14.318MHZ的振蕩頻率，它是一個多諧振蕩器的正回饋環電路，也就是說它把輸入作為輸出，把輸出作為輸入的回饋頻率，象這樣一個永無休止的循環自激過程。

   ⒉在主機闆上常見的時鐘晶振：有14.318M（主時鐘）與32.768HZ（南橋 旁邊的時鐘）

⒊時鐘IC晶片簡介：他主要起着放大頻率和縮小頻率的作用，他和晶振組合後才能在主機闆上起作用。我們把他稱做為時鐘發生器（晶振+時鐘IC晶片）

     ⒋時鐘發生器的工作原理：時鐘我們可以把他定義為各個部件的總線頻率速度，他起着配置設定給各個部件的頻率使他們能夠正常工作。當晶振通電後發出的頻率送入時鐘IC晶片，它的各腳會傳出相對應的頻率通個時鐘IC晶片旁邊的電阻（時鐘IC晶片旁邊左右兩邊一排的小電阻基本為220=22歐，330=33歐）.而記憶體，與AGP這些高速的時鐘是由北橋内部提供給它的，（注有些主機闆AGP時鐘不是由北橋提供的)将頻率信号配置設定到主機闆各個部件,如（PCI 33M，CPU 100M133M200M   I/O 48M和14M，南橋33M &14M北橋100M7&133M&200M 

時鐘IC晶片

     上面講到了時鐘的産生，那他是如何工作的接下來我給大家講解一下時鐘IC晶片.時鐘IC晶片的工作條件：

①.供電→他的供電基本上都經過個子較大的貼片電感進入時鐘IC晶片（貼片電感時鐘IC晶片附近就可以找到   因為他比其它帖片要胖一點）。時鐘IC晶片早期的供電有2組到3組：2組供電為2.5V與3.3V 3組供電為2.5V與2.8V時鐘IC晶片後期的供電有1組到2組：1組為+3.3V 2組為3.3V與2.5V

②PG信号是在啟動時輸出電壓都穩定後再給電腦一個啟動信号，讓電腦正式啟動，而在意外斷電時也能及時地送出關機信号讓電腦馬上停止工作，對電腦的穩定和外設起了很大的保護作用。PG信号基本是通過時鐘IC晶片旁邊的阻值較大的電阻（10K、4.7K電阻）進入時鐘IC晶片内部的（PG要高于1.5V）當供電與PG都正常後時鐘IC晶片内部才能正常工作，和晶體一起産生振蕩，在晶體的兩腳均可以看到波形。晶體的兩腳之間的阻值在450---700歐之間。在它的兩腳各有1V左右的電壓，由分頻器提供。他才能把14.318晶振送來的時鐘頻率放大或縮小後輸給主機闆的各個部件.                   

時鐘電路構架

     上面大家知道了它的各個主成部分後，再來看看它的整個構架圖

     PLL是Phase-Locked Loop的縮寫，中文含意為鎖相環。PLL基本上是一個閉環的回報控制系統，它可以使PLL的輸出可以與一個參考信号保持固定的相位關系。PLL一般由鑒相器、電荷放大器（Charge Pump）、低通濾波器、壓控振蕩器、以及某種形式的輸出轉換器組成。為了使得PLL的輸出頻率是參考時鐘的倍數關系，在PLL的回報路徑或（和）參考信号路徑上還可以放置分頻器。PLL的功能示意圖如下圖所示：  

     壓控振蕩器産生周期性的輸出信号，如果其輸出頻率低于參考信号的頻率，鑒相器通過電荷放大器改變控制電壓使壓控振蕩器就的輸出頻率提高。如果壓控振蕩器的輸出頻率高于參考信号的頻率，鑒相器通過電荷放大器改變控制電壓使壓控振蕩器就的輸出頻率降低。低通濾波器的作用是平滑電荷放大器的輸出，這樣在鑒相器進行微小調整的時候，系統趨向一個穩态。

 負載電容及回報電阻    

可能有些初學者會對晶振的頻率感到奇怪，12M、24M之類的晶振較好了解，選用如11.0592MHZ的晶振給人一種奇怪的感覺，這個問題解釋起來比較麻煩，如果初學者在練習序列槽程式設計的時候就會對此有所了解，這種晶振主要是可以友善和精确的設計序列槽或其它異步通訊時的波特率。

問： 我發現在使用晶振時會和它并一個電阻,一般1M以上,我把它去掉,闆子仍可正常工作,請問這個電阻有什麼用?可以不用嗎? 我有看到過不用的!不了解~

答： 這個電阻是回報電阻，是為了保證反相器輸入端的工作點電壓在VDD/2，這樣在振蕩信号回報在輸入端時，能保證反相器工作在适當的工作區。雖然你去掉該電 阻時，振蕩電路仍工作了。但是如果從示波器看振蕩波形就會不一緻了，而且可能會造成振蕩電路因工作點不合适而停振。是以千萬不要省略此電阻。 這個電阻是為了使本來為邏輯反相器的器件工作線上性區, 以獲得增益, 在飽和區是沒有增益的, 而沒有增益是無法振蕩的. 如果用晶片中的反相器來作振蕩, 必須外接這個電阻, 對于CMOS而言可以是1M以上, 對于TTL則比較複雜, 視不同類型(S,LS...)而定. 如果是晶片指定的晶振引腳, 如在某些微處理器中, 常常可以不加, 因為晶片内部已經制作了, 要仔細閱讀DATA SHEET的有關說明.

       和晶振并聯的電阻作為負載，一般1M歐。也有和晶振串聯的電阻為諧振電阻。.

問：晶振的參數裡有配用的諧振電容值。比如說32.768K的是12.5pF；4.096M的是20pF. 這個值和實際電路中晶振上接的兩個電容值是什麼關系？像DS1302用的就是32.768K的晶振，它内部的電容是6pF的

答： 你所說的是晶振的負載電容值。指的是晶振交流電路中，參與振蕩的，與晶振串聯或并聯的電容值。晶振電路的頻率主要由晶振決定，但既然負載電容參與振蕩，必 然會對頻率起微調作用的。負載電容越小，振蕩電路頻率就會越高4.096MHz的負載電容為20pF，說明晶振本身的諧振頻率<4.096MHz， 但如果讓20pF的電容參與振蕩，頻率就會升高為4.096MHz。或許有人會問為什麼這麼麻煩，不如将晶振直接做成4.096MHz而不用負載電容？不 是沒有這樣的晶振，但實際電路設計中有多種振蕩形式，為了振蕩回報信号的相移等原因，也有為了頻率偏差便于調整等原因，大都電路中均有電容參與振蕩。為了 準确掌握晶振電路中該用多大的電容，隻要把握晶體負載電容應等于振蕩回路中的電容+雜散電容就可以了。你所說的IC中6pF的電容就可看作雜散電容

問：The load capacitance (CL) of my parallel resonant crystal is rated at 20pF. How do I calculate the

value of the load capacitors used in my parallel resonant oscillator circuit?

答：Use this formula to approximate the value of capacitors needed:

CL=((C1 x C2) / (C1 + C2)) + Cstray

Cstray is the stray capacitance in the circuit, typically 2-5pF. If the oscillation frequency is high, the

capacitor values should be increased to lower the frequency. If the frequency is low, the capacitor values should be decreased, thus raising the oscillation frequency.

When CL =20pF, C1 and C2 will be approximately 27-33pF each, depending on the amount of stray capacitance.

問：What is load capacitance?