▼關注公衆号：工程師看海▼
大家好，我是工程師看海
PCB layout需要豐富的經驗和紮實的理論基礎支援，還要多踩幾個坑，多做幾個仿真加深對走線的了解，才能形成閉環的走線設計，今天介紹一個和GND走線相關的案例，在手機領域會影響相機畫質、在醫療領域會影響生物電信号采集信噪比，如果不了解背後的原理，隻會複制原理圖或PCB的話，往往達不到電路的最佳性能。
地線在PCB走線中，通常有三種作用：
- 回流
- 控制阻抗
- 屏蔽
今天介紹的案例是和回流相關（本次讨論以低頻為主），地線上的電壓波動會影響到對噪聲敏感的模拟電路。上圖是一種地線走線示意圖，數字電路和模拟電路的GND最終都要彙聚一起和電池的地連接配接，也就是說數字電流Id和模拟電流Ia最終都要彙集在一起，那麼這兩路電流Id和Ia就用公用地線部分，如上圖括号内所示，一般而言數字電流Id的波動是比較大的，而模拟電流Ia的波動略小。數字電Id的波動在共用地線部分會引起電壓波動，這個波動就會被模拟電路感應到，進而引起信号品質下降，比如共用地部分的電阻是20 mΩ，而數字電流Id波動是1A，那麼引起的電壓波動△V就是0.02*1=0.02V，這個20mV被模拟電路的放大器感應到将會以噪聲形式出現，這就是地線阻抗大的後果。
緩解的方法如下：減小地線的電阻，縮短模拟電路和數字電路共用地線，把模拟電路和數字電路通過磁珠隔離進一步壓制幹擾，假如數字電路電流波動不變，依然是1A，共用的地的電阻降低到2 mΩ，此時數字電路在共地部分引起的電壓波動隻有0.002*1=0.002V，比上面的20mV小了很多，同時，有磁珠的存在還會進一步壓制這個噪聲，提高模拟電路的信噪比或者是共模抑制比。直覺點說就是：不管你數字電路的地/電源怎麼跳動，都影響不到我模拟電路的地/電源。
正是基于上面的介紹，是以一般電路闆都會進行大面積的鋪銅（大面積鋪地平面，減小阻抗，增加回流能力），減少地的電阻。上面介紹的是地線的處理，對于模拟電路和數字電路共用電源的處理也是類似的方法（不過通常而言，不建議模拟電路和數字電路共用電源）。
是以呢，有的人就不建議在地平面上打大量的其他電氣屬性的孔，或者是走線，這就是通常所說的支離破碎的地，這樣容易增加地線的電阻（或阻抗），甚至是有隐藏的電阻瓶頸存在被工程師忽略而引起嚴重的問題。比如下圖高亮的紅色銅皮，兩塊白色方框内的銅皮看起來很大，其實他們的連接配接僅僅隻有綠色部分窄窄的一條，這裡就是阻抗瓶頸。