本文轉載自【半導體行業觀察】公衆号
據台媒聯合報報道，在晶圓代工三強争霸中，台積電和三星在3納米争戰，始終吸引全球半導體産業的目光。據調查，一度因開發時程延誤，導緻蘋果新一代處理器今年仍采用5納米加強版N4P的台積電3納米，近期獲得重大突破。台積電決定今年率先以第二版3納米制程N3B，今年8月于今年南北兩地，即新竹12廠研發中心第八期工廠及南科18廠P5廠同步投片，正式以鳍式場效電晶體（FinFET）架構，對決三星的環繞閘極（GAA）制程。
據台積電介紹，公司的3納米（N3）制程技術将是5納米（N5）制程技術之後的另一個全世代制程，在N3制程技術推出時将會是業界最先進的制程技術，具備最佳的PPA及電晶體技術。相較于N5制程技術，N3制程技術的邏輯密度将增加約70%，在相同功耗下速度提升10-15%，或者在相同速度下功耗降低25-30%。N3制程技術的開發進度符合預期且進展良好，未來将提供完整的平台來支援行動通訊及高效能運算應用，預期2021年将接獲多個客戶産品投片。此外，預計于2022下半年開始量産。
而如上所述，晶圓18廠将是台積電3nm的主要生産工廠。資料系那是，台積電南科的Fab 18是現下的擴産重心，旗下有P1～P4共4座5納米及4奈廠，以及P5～P8共4座3納米廠，而P1～P3的Fab 18A均處于量産狀态，至于P4～P6的Fab 18B廠生産線則已建置完成，而Fab 18B廠，即3納米制程産線，早在去年年年底就已開始進行測試晶片的下線投片。
代工廠的“3nm之戰”
在晶片設計企業還在為産能“明争暗鬥”的時候，晶圓制造領域又是另外一番景象。對晶圓制造廠來說，眼下更重要的是3nm的突破。誰率先量産了3nm，誰就将占領未來晶圓制造産業的制高點，甚至還會影響AMD、英偉達等晶片巨頭的産品路線圖。
毫無疑問，在3nm這個節點，目前能一決雌雄的隻有台積電和三星，但英特爾顯然也在往先進制程方面發力。不過從近日的消息來看，台積電和三星兩家企業在量産3nm這件事上進行的都頗為坎坷。Gartner 分析師 Samuel Wang表示，3nm 的斜坡将比之前的節點花費更長的時間。
台積電
近日，一份引用半導體行業消息來源的報告表明，據報道，台積電在其 3nm 工藝良率方面存在困難。消息來源報告的關鍵傳言是台積電發現其 3nm FinFET 工藝很難達到令人滿意的良率。但到目前為止，台積電尚未公開承認任何 N3 延遲，相反其聲稱“正在取得良好進展”。
衆所周知，台積電3nm在半導體方面采用鳍式場效應半導體（FinFET）結構，FinFET運用立體的結構，增加了電路閘極的接觸面積，進而讓電路更加穩定，同時也達成了半導體制程持續微縮的目标。其實，FinFET半導體走在3nm多多少少已是極限了，再向下将會遇到制程微縮而産生的電流控制漏電等實體極限問題，而台積電之是以仍選擇其很大部分原因是不用變動太多的生産工具，也能有較具優勢的成本結構。特别對于客戶來說，既不用有太多設計變化還能降低生産成本，可以說是雙赢局面。
從此前公開資料顯示，與5nm晶片相比，台積電3nm晶片的邏輯密度将提高75%，效率提高15%，功耗降低30%。據悉，台積電 3nm 制程已于2021年3 月開始風險性試産并小量交貨，預計将在2022年下半年開始商業化生産。
來源：台積電
從工廠方面來看，中國台灣南科18廠四至六期是台積電3nm量産基地。客戶方面，從上文可以看出，英特爾、蘋果、高通等都選擇了台積電。大摩分析師Charlie Chan日前發表報告稱，台積電在2023年的3nm晶片代工市場上幾乎是壟斷性的，市場佔有率接近100%。
來源：台積電
三星
不同于台積電在良率方面的問題，三星在3nm的困難是3 納米GAA 制程建立專利IP 數量方面落後。據南韓媒體報道，三星缺乏3 納米GAA 制程相關專利，令三星感到不安。
三星在半導體方面采用的是栅極環繞型 (Gate-all-around，GAA) 半導體架構。相比台積電的FinFET半導體，基于GAA的3nm技術成本肯定較高，但從性能表現上來看，基于GAA架構的半導體可以提供比FinFET更好的靜電特性，滿足一定的珊極寬度要求，可以表現為同樣工藝下，使用GAA架構可以将晶片尺寸做的更小。
平面半導體、FinFET與GAA FET
與5nm制造技術相比，三星的3nm GAA技術的邏輯面積效率提高了35%以上，功耗降低了50%，性能提高了約30%。三星在去年6月正式宣布3nm工藝制程技術已經成功流片。此外，三星還曾宣布将在 2022 年推出 3nm GAA 的早期版本，而其“性能版本”将在 2023 年出貨。
目前，在工廠方面，此前有消息稱三星可能會在美國投資170億美元建設3nm晶片生産線。在客戶方面，三星未有具體透露，但曾有消息稱高通、AMD 等台積電重量級客戶都有意導入三星 3nm 制程，但介于上述提到的韓媒報道高通已将其3nm AP處理器的代工訂單交給台積電，三星3nm客戶仍成謎。
英特爾
在Pat Gelsinger于去年擔任英特爾CEO之後，這家曾經在代工領域試水的IDM巨頭又重新回到了這個市場。同時，他們還提出了很雄壯的野心。
在本月18日投資人會議上，英特爾CEO Pat Gelsinger再次強調，英特爾2nm制程将在2024年上半年可量産，這個量産時間早于台積電，意味2年後晶圓代工業務與台積電競争态勢會更白熱化。
雖然在3nm工藝方面，英特爾沒有過多的透露，但是Digitimes去年的研究報告分析了台積電、三星、Intel及IBM四家廠商在相同命名的半導體制程工藝節點上的半導體密度問題，并對比了各家在10nm、7nm、5nm、3nm及2nm的半導體密度情況。
報告顯示，到了3nm節點，台積電的半導體密度大約是2.9億個/mm ，三星隻有1.7億個/mm ，英特爾将達到5.2億個/mm 。英特爾的半導體密度比台積電高出了超過79%，達到了三星2倍以上。是以就摩爾定律關注的半導體密度名額來看，在同一制程工藝節點上，英特爾相比台積電、三星更新一代的制程工藝具有一定的優勢。
在工廠方面，英特爾曾強調将斥資800億歐元在歐洲設廠，英特爾德國負責人Christin Eisenschmid受訪時透露，将在歐洲生産2nm或推進更小的晶片。英特爾将2nm作為擴大歐洲生産能力的重要關鍵，以避免未來在先進技術競争中落後。
總的來說，在3nm節點，台積電、三星和英特爾誰會是最後的赢家可能隻有交給時間來判定，但從目前情勢來看，台積電或略勝一籌。
3nm後的解法
3nm已經到了摩爾定律的實體極限，往後又該如何發展？這已經成為全球科研人員亟待尋求的解法。目前，研究人員大多試圖在半導體技術、材料方面尋求破解之法。
GAA半導體
上述三星在3nm制程中使用的GAA半導體就是3nm後很好的選擇，GAA設計通道的四個面周圍有栅極，可減少漏電壓并改善對通道的控制，這是縮小工藝節點時的關鍵。據報道，台積電在2nm工藝上也将采用GAA半導體。
納米線
納米線是直徑在納米量級的納米結構。納米線技術的基本吸引力之一是它們表現出強大的電學特性，包括由于其有效的一維結構而産生的高電子遷移率。
最近，來自 HZDR 的研究人員宣布，他們已經通過實驗證明了長期以來關于張力下納米線的理論預測。在實驗中，研究人員制造了由 GaAs 核心和砷化铟鋁殼組成的納米線。最後，結果表明，研究人員确實可以通過對納米線施加拉伸應變來提高納米線的電子遷移率。測量到未應變納米線和塊狀 GaAs 的相對遷移率增加約為 30%。研究人員認為，他們可以在具有更大晶格失配的材料中實作更顯着的增加。
堆疊叉片式半導體技術
最近，英特爾一項關于“堆疊叉片式半導體（stacked forksheet transistors）”的技術專利引起了人們的注意。
英特爾表示，新的半導體設計最終可以實作3D和垂直堆疊的CMOS架構，與目前最先進的三栅極半導體相比，該架構允許增加半導體的數量。在專利裡，英特爾描述了納米帶半導體和鍺薄膜的使用，後者将充當電媒體隔離牆，在每個垂直堆疊的半導體層中重複，最終取決于有多少個半導體被互相堆疊在一起。
據了解，英特爾并不是第一家引用這種制造方法的公司，比利時研究小組Imec在2019年就曾提出這個方法，根據 Imec 的第一個标準單元模拟結果，當應用于 2nm 技術節點時，與傳統的納米片方法相比，該技術可以顯着提高半導體密度。
垂直傳輸場效應半導體
垂直傳輸場效應半導體（VTFET）由IBM和三星共同公布，旨在取代目前用于當今一些最先進晶片的FinFET技術。新技術将垂直堆疊半導體，允許電流在半導體堆疊中上下流動，而不是目前大多數晶片上使用的将半導體平放在矽表面上，然後電流從一側流向另一側。
據 IBM 和三星稱，這種設計有兩個優點。首先，它将允許繞過許多性能限制，将摩爾定律擴充到 1 納米門檻值之外。同時還可以影響它們之間的接觸點，以提高電流并節約能源。他們表示，該設計可能會使性能翻倍，或者減少85%的能源消耗。
其實，對于3nm以後先進制程如何演進，半導體制造隻是解決方案的一部分，晶片設計也至關重要，需要片上互連、組裝和封裝等對器件和系統性能的影響降至最低。