選自IEEE
機器之心編譯
編輯：杜偉
當單晶片處理器已達到極限，蘋果和英偉達相繼釋出的晶片證明多晶片封裝或許才是未來發展方向，但互連技術仍是一大難題和巨頭角逐的主戰場。
3 月 10 日，蘋果在2022 年春季釋出會上 M1 Max 晶片的更新版 ——M1 Ultra，創新性地采用了封裝架構 UltraFusion，将兩個 M1 Max 晶片的管芯相連，制造出了具有前所未有性能和功能的片上系統（SoC）。
3 月 23 日，英偉達在GTC 2022 大會上釋出了類似的新聞。黃仁勳宣布推出首款面向 AI 基礎設施和高性能計算的資料中心專屬 CPU，其中新的 Grace Hopper 可以在同一塊主機闆上兩塊并聯，形成了一個 144 核的 Grace CPU 超級晶片，記憶體帶寬為 1TB/s。
兩家公司的晶片具有不同的目标市場。蘋果瞄準消費者和專業工作站市場，而英偉達力圖在高性能計算市場掀起風雲。然而，目标的不同隻會凸顯快速結束單晶片設計時代面臨的廣泛挑戰。
圖源：top10.digital
晶片巨頭紛紛入場
多晶片設計不是什麼新概念，但直到最近五年才越來越受青睐。AMD、蘋果、英特爾和英偉達等晶片巨頭都不同程度地涉足其中。
AMD 通過自身的 EPYC 和 RYZEN 處理器在小晶片（chiplet）設計領域展開探索。英特爾在 2021 年架構日活動上釋出了下一代英特爾至強可擴充處理器 Sapphire Rapids，這款面向伺服器市場的架構使用小晶片「tiles」建構而成。
現在，蘋果和英偉達也加入了多晶片設計的行列，盡管面向的目标市場截然不同。應該看到，向多晶片設計的轉變是由現代晶片制造中的挑戰所驅動的。半導體小型化的速度已經變慢，但前沿設計中半導體數量的增長仍未見放緩的迹象。
以蘋果 M1 Ultra 晶片為例，它的半導體數量為 1140 億，是個人計算機晶片中有史以來最多的，為 M1 的 7 倍。單個 M1 Max 的晶片面積為 432 平方毫米，由此推知，M1 Ultra 的面積約為 860 平方毫米（官方數字未知）。
M1 Ultra 示意圖。
英偉達 Grace CPU 的半導體數量處于保密狀态，但與它一起釋出的 Hopper H100 GPU 擁有 800 億個半導體，20 塊即可承載全球流量。2019 年，AMD 釋出的 64 核 EYPC Rome 處理器擁有 395 億個半導體。
英偉達 Grace CPU 超級晶片。
市場研究公司 Counterpoint Research 的研究分析師 Akshara Bassi 表示，「随着晶片面積變得越來越大以及晶圓成品率問題越來越重要，多晶片子產品封裝設計能夠實作比單晶片設計更佳的功耗和性能表現。」
目前，除了緻力于造出單個完整矽晶圓的 AI 晶片創業公司 Cerebras 之外，晶片行業似乎達成了一緻意見，即單晶片設計變得越來越「得不償失」。
2021 年 4 月，Cerebras 釋出了 2.6 萬億半導體、比 ipad 還大的巨無霸晶片 WSE 2。
此外，行業轉向小晶片與晶片制造商的支援是同步進行的。2020 年 8 月，全球最大晶片代工廠台積電推出了 3DFabric 先進封裝技術系列，包含了前端 3D 矽堆棧和後端封裝技術。
AMD 在其 EPYC 和 RYZEN 處理器設計中使用了屬于 3DFabric 的技術，并且幾乎可以肯定蘋果 M1 Ultra 晶片也使用了台積電相關封裝技術（雖然蘋果尚未給予确認，但 M1 Ultra 是由台積電制造的）。
其他晶片巨頭如英特爾，它有自己的封裝技術，如 EMIB 和 Foveros。盡管最開始意在自己使用，但随着英特爾代工服務的開展，該公司的晶片制造技術正變得與更廣泛的行業息息相關。
多晶片設計的前景如何？
另一家市場研究公司 Hyperion Research 的一位進階分析師 Mark Nossokoff 認為，「圍繞基礎半導體設計、制造和封裝的生态已經發展到了能夠支援『設計節點經濟可靠生成小晶片解決方案』的程度。無縫內建多樣化小晶片功能的軟體設計工具也已經成熟到可以優化目标解決方案的性能了。」
小晶片将繼續存在，但就目前而言，該領域是一個孤島。AMD、蘋果、英特爾和英偉達正在将自研的互連設計方案應用于特定的封裝技術中。
今年 3 月 2 日，英特爾、AMD、Arm、高通、台積電、三星、日月光、谷歌雲、Meta、微軟等十大巨頭宣布成立 Chiplet 标準聯盟，推出了通用小晶片互連标準（Universal Chiplet Interconnection Express, UCIe），希望将行業聚合起來。該标準提供了一個面針對成本效益性能的「标準」2D 包和面向前沿設計的「進階」包。
UCIe 還支援通過 PCIe 和 CXL 進行封裝之外（off-package）的連接配接，進而為高性能計算環境中跨多台機器連接配接多個晶片提供了可能。
UCIe 白皮書中 UCIe 封裝方案示例。
UCIe 标準是一個開始，它的未來仍有待觀察。Nossokoff 對此表示，最初發起 UCIe 的創始成員代表了衆多技術設計和制造領域的傑出貢獻者，但很多主要組織并沒有加入進來，包括蘋果、AWS、博通、IBM、英偉達以及其他矽代工廠和記憶體晶片供應商。
Bassi 指出，英偉達可能特别不願意加入 UCIe 聯盟。英偉達已經為定制矽內建開放了自研的 NVLink-C2C 互連技術，使其成為了 UCIe 的潛在競争對手。
雖然 UCIe 和 NVLink-C2C 等晶片互連技術的命運決定了行業遊戲規則，但它們不太可能改變行業現有局面。