NMOS主要有两种ESD防护应用：一种是之前讲的GGNMOS，另一种是GCNMOS（Gate Coupling NMOS）。现阶段也已经出现了（Bulk Coupling NMOS），接下来这两种ESD防护器件都会进行讲解。
GCNMOS的工作原理与GGNMOS不同，GGNMOS是利用体寄生三极管的开启进行ESD静电流的泄放通路，而GCNMOS则利用了NMOS器件的沟道作为泄放通道。GCNMOS开启NMOS管的途径有两种：一种是利用静电频率作为触发条件，一种是利用静电压作为触发条件，如图所示。
图一.电压触发GCNMOS。
图二.频率触发GCNMOS。
针对component的ESD设计是关注芯片在非正常工作状态下的防护能力。所以片上ESD设计是防止ESD器件对正常工作产生干扰的同时确保在静电来临时能产生ESD静电泄放通道，基于这个核心思想产生了两者耦合方式。
电压触发：
正常工作情况下VDD—VSS的压差小于齐纳或二极管串的导通电压，此时NMOS的栅压为低压，NMOS关断。而当VDD上有ESD电流产生后，这部分电流会集聚在二极管串的阳极或齐纳管的阴极，直到电压足够导通器件。可以把ESD电流类比为水流，ESD电流始终要完成泄流，在泄流前会一直聚集产生电压，直到内部器件击穿产生通路或者ESD防护器件开启产生通路。利用这一特性调整齐纳管或二极管串的导通电压Von，使得VDD<Von<Vbreak down。使二极管开启的电压要大于正常工作电压，小于内部器件的失效电压。
频率触发：
通过RC电路的频率特性，将高频的ESD电流与普通上电的波形进行区分。ESD的波形如图所示，
图三.HBM波形。
HBM的波形中0~10nm内会存在一个上升沿，到达峰值后，在150ns的时间内衰减至峰值的20%左右，整个ESD脉冲的持续时间大概为1us。为了便于理解及方便系统化设计，将HBM的时域波形转化为频域波形，如图四所示。
图四.HBM波形的频域。
（这里只是为了便于下文叙述举个例子，真正的变换远比这复杂得多）。HBM波形中能量主要集中在前20ns内，在这个频域范围内变换的正弦波也是我们需要重点关注的，设这个频率范围为ωESD。频率触发的GCNMOS的工作原理是利用RC电路的频率响应特性对ESD波形产生响应。当VDD轨上产生静电波形后，RC部分的等效电路如图五。
图五.ESD-RC等效电路。
电容的阻抗为1/jωC,则HBM的主要能量集中在高频部分，其等效阻抗较小，电压降主要集中在电阻上，A点电位为高，当电压大于NMOS的阈值电压后，沟道开启，出现从VDD到GND的静电流泄放通道。而当ESD主频结束后，RC的固有响应也会使得NMOS持续开启一段时间，确保NMOS在整个ESD事件中维持开启状态。而当正常上电时，等效电路如图六。
图六.POWER-ON-RC等效电路。
一般电路的上电速度远低于ESD放电频率，此时电容阻抗较大，电压集中在电容上，A点电位为低，NMOS关断，不会对正常工作产生影响。 目前的设计也有如图二（b）中所示将电容电阻位置对调的，其基本原理与CR相同，不过需要在电路中加一个反相器，而这个反相器不仅能改变电位，同时还能通过改变其结构，提高后一级NMOS的栅压，缩减R和C的面积。
举个例子：
图七. SRAM ESD power clamp电路图
图八. SRAM ESD power clamp仿真结果。
这是一种通过SRAM结果实现CR电压修调的例子，其电路图和仿真结果如图7，8所示。可以看出因为SRAM结果的存在，VM2不需要一直维持很高，CR的时间常数τ很低，说明C与R的面积也不需要很大。
目前的GCNMOS电路中也会添加一个shut-down control电路，实现芯片上电后断路或短路GCNMOS的作用。这也是和component ESD的设计思路相关，component ESD的防护场景也只是针对芯片在非使用下的静电。而没有shut-down control可能存在芯片上电后面对system ESD时GCNMOS开启的误触发情况。
GCNMOS相较于GGNMOS的优点是可以有效减低寄生参数的影响，广泛应用于高速场合，但是其面积需求也大，并且不能应用于高压，负压等复杂场合。