日本瑞萨电子又发布了全球首个PCI-E 6.0标准的计时方案，包括11款时钟缓冲器(clock buffer)、4款多路复用器(multiplexer)，以及时钟发生器(clock generator)，为数据中心、云计算、网络、高速工业应用提供完整的产品线。
瑞萨的PCI-E 6.0时钟缓冲器可选4、8、13、16、20、24输出，多路复用器可选2、4、8、16输出，封装尺寸都仅仅3×3mm。
瑞萨称，PCI-E 6.0带宽提升的同时，要求时钟抖动(ClockJitter)不超过100fps RMS，而瑞萨的RC190xx系列时钟缓冲器、RC192xx系列多路复用器时钟抖动仅仅4fps RMS，等于几乎没有任何噪声。
同时，输入输出延迟为1.4ns，输出输出偏差为35ps，电源电压抑制比(PSRR) -80dB@100kHz，都可以保证充分的系统稳定性，并支持断电容忍(PDT)、弹性启动序列(FSS)，以确保一场系统状态下的稳定性。
此外，功耗也比前代产品降低了30％。
之前信息显示：全新PCI-E 6.0规范，可实现单通道达到8GB/s传输速率，已经相当于PCI-E 2.0 x16的全速率，而PCI-E 6.0 x16将达到夸张的单向128GB/s，双向256GB/s。
回顾PCI-E 6.0版本历程，实际上在2019年夏天就已经开始讨论，作为PCI-E 5.0的后续产品，PCI-SIG计划用3年时间对其进行版本迭代，也就是2019年PCI-E 5.0标准完成的时候，PCI-E 6.0规范就已经开始这着手制定，寻找提升PCI-E带宽的可能性。尽管PCI-SIG错过了在2021年底完成PCI-E 6.0规范制定的目标，但现在看来效率依然惊人。