日本瑞薩電子又釋出了全球首個PCI-E 6.0标準的計時方案，包括11款時鐘緩沖器(clock buffer)、4款多路複用器(multiplexer)，以及時鐘發生器(clock generator)，為資料中心、雲計算、網絡、高速工業應用提供完整的産品線。
瑞薩的PCI-E 6.0時鐘緩沖器可選4、8、13、16、20、24輸出，多路複用器可選2、4、8、16輸出，封裝尺寸都僅僅3×3mm。
瑞薩稱，PCI-E 6.0帶寬提升的同時，要求時鐘抖動(ClockJitter)不超過100fps RMS，而瑞薩的RC190xx系列時鐘緩沖器、RC192xx系列多路複用器時鐘抖動僅僅4fps RMS，等于幾乎沒有任何噪聲。
同時，輸入輸出延遲為1.4ns，輸出輸出偏差為35ps，電源電壓抑制比(PSRR) -80dB@100kHz，都可以保證充分的系統穩定性，并支援斷電容忍(PDT)、彈性啟動序列(FSS)，以確定一場系統狀态下的穩定性。
此外，功耗也比前代産品降低了30％。
之前資訊顯示：全新PCI-E 6.0規範，可實作單通道達到8GB/s傳輸速率，已經相當于PCI-E 2.0 x16的全速率，而PCI-E 6.0 x16将達到誇張的單向128GB/s，雙向256GB/s。
回顧PCI-E 6.0版本曆程，實際上在2019年夏天就已經開始讨論，作為PCI-E 5.0的後續産品，PCI-SIG計劃用3年時間對其進行版本疊代，也就是2019年PCI-E 5.0标準完成的時候，PCI-E 6.0規範就已經開始這着手制定，尋找提升PCI-E帶寬的可能性。盡管PCI-SIG錯過了在2021年底完成PCI-E 6.0規範制定的目标，但現在看來效率依然驚人。