相較于市場上的10納米技術，5納米制程可在相同的耗電下提高40%的效能，或是在相同效能下減少75%的耗電，對于節能或仰賴更高運算的人工智能、vr、雲端應用大有幫助。
ibm于周一（6/5）宣布，已與三星、globalfoundries及其他裝置供貨商共同開發出可打造5納米晶片的制程，并準備在本周于日本京都舉行的2017 symposia on vlsi technology and circuits研讨會中公布細節。
相較于7納米晶片可存放200億個半導體，5納米技術則可在指甲大小的晶片上存放300億個半導體。 若相比于市場上的10納米技術，5納米技術在固定的用電量上可提高40%的效能，或是在同樣的效能上可減少75%的電力損耗，不論是對未來的人工智能系統、虛拟現實或是行動裝置的應用都将大有幫助。
5納米晶片主要仰賴了堆棧的納米片（nanosheet）與超紫外線（extreme ultraviolet，euv）蝕刻技術。
5納米下的矽納米片半導體：
有别于現在市場上主流的鳍式場效半導體（fin field effect transistor，finfet），納米片是由橫向的gate-all-around （gaa）半導體所組成。
ibm表示，他們研究納米片技術的時間已超過10年，這是業界首次有人能夠示範讓堆棧納米片裝置的電性優于finfet架構在設計與制造上的可行性，而納米片半導體架構也将取代finfet主導7納米晶片之後的制程發展。
另一方面，用于生産7納米晶片的超紫外線蝕刻技術也被應用在基于納米片的5納米晶片上，該技術可在單一生産制程或晶片設計上持續調整納米片的寬度，能夠微調特定電路的效能與電力損耗，而這是受限于鳍高度的finfet架構制程無法達到的。
有鑒于7納米晶片要到明年才會商業化，5納米晶片真正落實在商業産品上的時程可能還要好些年。
本文轉自d1net（轉載）