本文由半導體産業縱橫（ID：ICVIEWS）編譯自semi engineering
光子學和電子學這兩個曾經分離的領域似乎正在趨于融合。
光學和電氣領域正開始在更深層次上交叉，特别是在資料中心對3D-IC和AI/ML訓練日益關注的情況下，推動了晶片設計方式及內建方法的變化。
這種轉變的根源在于AI/ML的功耗、性能需求。現在，僅僅為了訓練一個模型可能需要占用資料中心的多座大樓。這些性能需求，再加上資料中心本身的爆炸式增長——從獨立建築物發展為遍布數個電網的地理分布網絡，需要專用光纖網絡來處理大量帶寬——要求光子學行業進行創新。
為了應對海量資料和不斷擴充的網絡基礎設施，以太網速度正在迅速從 800 Gb/s 标準（IEEE P802.3df工作組于2024年2月準許）提高到 2026 年計劃中的1.6Tb/s。與此同時，晶片架構師和工程團隊正在努力減小系統延遲。但即便如此還不夠，這就是光通信突然受到更多關注的原因。
十多年前，有人預測光學将在資料中心内變得至關重要。Alphawave Semi 首席技術官Tony Chan Carusone表示：“現在，有些人非常高興地看到光學在一些大規模應用中占據了應有的位置——比如人工智能/機器學習等。” “我們所有人都在努力預測将得到廣泛應用的技術，以及哪些方面需要開發更定制化的解決方案。”
一個主要的關注領域是電光開關技術。光學器件是長距離的最佳解決方案，正确調整的電子器件可以降低延遲和阻抗。二者結合在資料中心機架和叢集中，使用帶有電氣線路的 ASIC 開關，從整個闆面延伸到前面闆，在前面闆插入可插拔光學元件以執行電光轉換及其反向操作。過去，這被認為是一種高效而優雅的解決方案，但所有這些毫米都會累加起來，使傳統的系統架構不可持續。
“将來會有一個時間點，你的所有功耗都會被用來嘗試在沒有任何錯誤的情況下高效地将信号從A點傳輸到B點，”Ansys的首席研發工程師Ahsan Alam說道。“這就是所謂的‘功耗牆’。當你所有的功耗都用來将信号從一個晶片傳輸到另一個晶片時，你就沒有剩餘的功耗來執行CPU、GPU或ASIC中的實際計算。”
CPO和LPO
業界正在尋找解決功耗牆問題的不同方法。“一種方法是共同封裝光學器件，”Synopsys 高速 SerDes IP 解決方案首席産品經理 Priyank Shukla 表示。“與其在表面積有限機架單元邊緣進行電光轉換（LPO），不如将光纖直接引入晶片封裝中并在其中進行轉換。”
盡管如此，可插拔器件與共封裝光學器件 (CPO) 之間的争論仍在繼續。一方面，有人主張采用簡單易行且運作良好的傳統系統，擁有長期建立的IEEE标準。另一方面，是一種較新的方法，采用最近準許的标準，可能提升性能并降低成本。
Broadcom光學系統市場和營運副總裁Manish Mehta表示：“共封裝光學架構促進了ASIC與光學引擎在共同基闆上的內建，并消除了信号傳輸到前端插拔式收發器所産生的信号損傷。由于CPO基闆上的信号路徑簡化，通過移除光學DSP并在光學引擎中使用CMOS電子IC元件，光互連功耗減少了70%。”
與此同時，線性驅動光學器件已成為一種可能的獨立選擇，也是可插拔光學器件和共封裝光學器件過渡的一種方式，ASIC而非DSP驅動光學器件。英偉達于 2023 年在 OIF 上首次提出了這一想法，迄今為止已經推出了許多變體，希望能夠在降低功耗的情況下建立更快的連接配接。
“英偉達首席執行官黃仁勳在 GTC 主題演講中指出，通過光子傳輸資料需要在光纖的一側安裝發射器，在另一側安裝接收器。黃仁勳談到取消收發器并直接使用銅纜。”Ansys 戰略合作夥伴總監 Rich Goldman 說道。“盡管光子學有諸多已知的優勢，但這個想法可能也具有一定的價值，因為收發器需要進行一些工作，任何工作都可能減慢速度并增加功耗。這意味着我們需要從晶片一直讨論到整個系統，這些都是互相關聯的。我們已經讨論了很長時間，現在我們已經實作了。”
随着設計的不斷發展，目前的光學互連選擇介于傳統的可插拔式子產品、CPO和線性驅動可插拔光學（LPO）之間，而LPO位于中間位置。對于那些還沒有準備好完全過渡到 CPO 的人來說，LPO 的優勢在于熟悉的外形尺寸，損失較少。
“這是新的低功耗互連，”Synopsys的Shukla說道。“Meta和其他超大規模網絡服務提供商公開要求線性驅動技術，在電光轉換中，你可以消除中間的再定時器，這樣電驅動器直接驅動光學元件，這就是你在信号鍊電光轉換中節省功耗的方式。但這也使得SerDes設計更加具有挑戰性。”
圖1：共封裝光學與可插拔光學的插入損耗節約比較。Broadcom将線性驅動可插拔光學視為一個中間步驟。來源：Broadcom
LPOs是由交換機SerDes直接驅動的，沒有再定時器。再定時器曾因通過建立新信号來延長傳輸距離而受到重視，它們增加了信号，但不會放大噪音，與再驅動器不同，後者會同時放大信号和噪音。但現在，它們的存在受到質疑，因為它們的功能會增加延遲并消耗額外的功耗。
Infinera的市場營銷進階副總裁Rob Shore表示：“任何需要數字信号處理器的東西都需要功耗。”“對于資料中心營運商來說，特别是那些試圖建立人工智能基礎設施的營運商來說，最主要的問題是功耗。他們希望将每瓦功耗都用于伺服器，盡可能少地用于光學裝置。”
圖2：無再定時器接口。來源：Synopsys
對于支援者來說，LPO 是功能性和熟悉度之間經過深思熟慮的折衷方案。“對于CPO，如果你從傳統的可插拔式光學子產品轉向一種在實施方面看起來非常不同的技術，在可靠性方面不可避免會産生質疑，”Ansys的Alam說道。“LPO 仍将具有與目前可插拔裝置相同的外形尺寸。這對于人們選擇這條路線而不是選擇CPO來說是一個很大的動機，因為後者将會有根本不同的變化。”
然而，LPO也有其自身的局限性。“你無法在非常長的距離上傳輸資料，”Alam解釋道。“其傳輸距離遠比CPO短。CPO未來也将提供更多的功耗優勢。相反，LPO由于其子產品化結構，将提供更優秀的可維護性。最終，一些團體會選擇LPO，一些會選擇CPO，還有一些會兩者兼而有之。在一些情況下，如目前可插拔式收發器和LPO，可插拔式光學子產品是有意義的，而在另一些情況下，CPO是有意義的。兩者都将繼續存在，并且市場佔有率将在兩者之間劃分。”
從設計的角度來看，CPO 和 LPO 面臨的挑戰有很好的重疊，并且應該主要由目前的 EDA 工具支援，尤其是 LPO，因為它與目前的可插拔收發器相似。Alam 指出：“您可以使用目前用于 LPO 可插拔收發器設計的相同解決方案，而對于 CPO，則有多實體場工作流程來應對新興的封裝挑戰。”
散熱問題
盡管CPO技術承諾降低功耗，但設計面臨着熱問題的挑戰。但問題并不在于雷射器。
“如果你擔心熱問題，那麼‘雷射’這個詞聽起來很可怕，”Alam說道。“但是對于共封裝光學技術和晶片内外的雷射器來說，大多數人将他們的光學引擎和雷射器安裝在單獨的晶片上，然後将雷射器帶入共封裝光學器件。保持雷射器分離的優點是可以減少向開關系統産生的熱量。此外，雷射器對溫度變化敏感，是以當你将其帶入3D-IC時，需要考慮雷射器的可靠性，因為存在熱串擾等問題。是以，将雷射器置于晶片外是一個更簡單的解決方案。話雖如此，已經有一些解決方案将雷射器內建到了共封裝光學器件中。總的來說，無論使用片内還是片外的雷射器，都需要對整個共封裝光學器件進行熱仿真，以減小熱串擾、優化系統冷卻，并降低工作溫度，以確定性能和可靠性。”
熱量是光子學中的一個大問題，但在電氣IC中并不存在，因為它會影響信号完整性。雖然某些元件的行為可能對溫度變化非常敏感，但電路通常具有回報回路，可以調整熱調諧器上的電壓，進而調整裝置溫度和性能。然而，有些對溫度變化敏感的元件不具備熱調諧功能。
Ansys 的 Goldman 表示：“你必須非常注意熱量及其對設計的影響。” “我們在資料中心更多地使用光子學，因為銅會升溫，而玻璃不會，而且光還攜帶更多信号。你可以實作更大的帶寬，而且速度是光速。它更好、更快、更便宜。”
簡單來說，産生額外熱量的不是雷射器，而是封裝結構。
“共封裝對整個行業來說是一個挑戰，”Shukla說道。“你必須使用共封裝的部署模拟性能。每個人都在盡力解決這個問題。光子晶片提供商、光子晶片廠商正在開發這些工藝，以限制他們的光子元件、雷射調制器的熱耗散。EDA公司正在開發流程，允許系統設計人員模組化溫度分布，以便正确模組化光學元件的性能。例如，如果雷射器的性能随溫度升高而變化，我們需要工具有效地模拟這一變化，并在數字方面采取措施來補償性能的下降。這就是EDA工具和設計者正在解決的難題，而SerDes設計者則從電氣方面降低功耗。”
然而，與電子學不同的是，在某些光子電路中，精确控制的熱量被用來調節雷射器，随着熱量的增加，波長會發生變化。但是，這種特性可能會使熱過載成為一個更加令人擔憂的問題。
“很多結構都會内置加熱器來調節其波導的諧振和濾波能力，”Keysight的業務發展、市場營銷和技術專家Chris Mueth說道。“它需要有一個回報環路。如果你要調諧到特定的波長，你就需要對此進行控制。當你開始在3D-IC中進行內建時，晶片自身會加熱，問題就變得更加複雜了。”
情況複雜，但并非無望。“你需要考慮控制回路來處理這個問題。這并不是無法解決的事情，”Mueth說道。“這是當你在內建3D-IC和光子學以及所有這些帶有實體效應的不同技術時，你必須處理的衆多多學科特征之一。”
經過幾十年的示範與讨論，光子學和電子學這兩個曾經分離的領域似乎正在趨于融合。
“無論是共封裝光學、可插拔光學還是單片內建，光子學在包括資料中心光學和高性能計算在内的廣泛應用中與電子學越來越接近，”Synopsys的EDA團隊産品營銷負責人Jigesh Patel說道。“這一趨勢需要在設計創新上進行範式轉變——從SoC轉向片上系統方法，其中在通用電子光子設計自動化環境中多種技術的協同設計和協同優化是商業成功的關鍵。”
*聲明：本文系原作者創作。文章内容系其個人觀點，我方轉載僅為分享與讨論，不代表我方贊成或認同，如有異議，請聯系背景。