今天來看看在電源去耦應用中電容的阻抗特性。
電容在PDN(power distribution network)當中的示意圖
想要知道電容如何降低PDN阻抗,首先就要知道電容自身的阻抗特性,自身寄生參數的影響。
話不多說,首先思考一下,純電容的阻抗是什麼樣的?
我們可能會想到這樣一個公式:
Z=1/(2*pi*f*c)
沒錯,可是這樣不太能幫助我們了解電容在PDN中起到的作用,還不夠直覺;
我們再思考一下,如果畫一個電容的阻抗 VS 頻率的曲線會是什麼樣的呢?
如下圖:
這就是純電容的阻抗 VS 頻率曲線,在曲線中我們可以直覺的看出電容阻抗和頻率的關系;
下面再來看一下不同容值電容的阻抗曲線:
容值越大,阻抗越小,整個曲線表現為整體向下平移;
正因為電容對于高頻信号表現為低阻抗特性,是以,在PDN系統中加了很多去耦電容,但是,我們已經介紹過,電容當中還有寄生電感(ESL)和等效串聯電阻(ESR),是以我們還得研究寄生參數的影響;
下面,我們來看一下,純電感的阻抗特性,公式如下;
Z=2*pi*L*f
同樣,我們也看一下電感的阻抗 VS 頻率的曲線:
通過曲線,可以直覺看到,電感的阻抗随頻率的變化關系;
下面看一下,不同電感值的阻抗曲線,相信此時大家已經有了直覺的印象,可以腦補出不同電感的曲線了:
下面該電阻了,純電阻的阻抗 VS 頻率曲線如下:
這個沒什麼好說的了,往下看
下面重點來了
單個器件的阻抗特性知道了,那麼他們串聯之後是什麼樣的呢,下面請看電阻和電容串聯:
可以看到,RC串聯後,低頻部分阻抗呈現容性,大小就是串聯電容的阻抗大小,高頻部分為阻性,大小為電阻的阻抗大小,下面請看電阻和電感串聯:
可以看到,RL串聯後,低頻部分阻抗呈現為阻性,大小為電阻的阻抗大小,高頻部分阻抗呈現感性,大小就是串聯電感的阻抗大小,下面請看電容和電感串聯:
可以看到,LC串聯後,低頻部分阻抗呈現為容性,大小為電容的阻抗大小,高頻部分阻抗呈現感性,大小就是串聯電感的阻抗大小,而不同于與電阻串聯的一點就是,LC串聯會形成諧振,諧振點的頻率可以這樣計算:
在諧振點處,電容的阻抗值等于電感的阻抗值,即
Z=1/(2*pi*f*c)=2*pi*L*f
推導出f=1/(2*pi*)
在知道了電容和電感值之後,就可以求出諧振點頻率,在此頻率之前為容性,在此頻率點之後為感性,下圖的相位就說明了這一點;
好了,以上這些是基本功,都是為了更好地了解非理想電容的阻抗特性做準備,下面請看真實電容的阻抗特性,即RLC串聯(簡單模型)
RLC串聯後的曲線和LC比較像,同樣是有一個自諧振頻點,計算方法相同,在自諧振頻點以前呈現容性,在自諧振頻點以後呈現感性,LC之間也同樣存在諧振,不同的是,此時的諧振大小是受控的,大小等于等效串聯電阻的大小;
這就是非理想電容的阻抗特性,一定要印在大腦中,正是因為電容對高頻的低阻抗特性,我們選擇電容來降低PDN阻抗,但也因為電容的寄生參數導緻的在某一頻段後呈現為感性,是以要選取自諧振頻點合适的電容,下面對比幾個非理想電容的阻抗曲線,曲線來自電容廠家官方網站spice模型:
上邊就是幾組不同容值的電容阻抗曲線,從10nF到100uF,可以看到,在這個範圍内(都是貼片陶瓷電容)寄生電感基本是差不多的,而由于電容容值的不同,導緻各自的自諧振頻點不同,是以在PDN中去耦時,就要選擇合适的電容;