時序邏輯群組合邏輯電路比較
比較項目 | 組合邏輯電路 | 時序邏輯電路(狀态機)(同步) |
輸入輸出關系 | 任意時刻的輸出僅僅取決于該時刻的輸入,與電路原來的狀态無關 | 不僅僅取決于目前的輸入信号,而且還取決于電路原來的狀态,或者說,還與以前的輸入有關 |
有無存儲(記憶)單元 | 無(不能包含) | 包含 |
結構特點 | 隻包含門電路 | 組合邏輯電路+存儲電路 輸出狀态必須回報到組合電路的輸入端,與輸入信号共同決定組合邏輯的輸出 |
分析方法 | 從電路的輸入到輸出逐級寫出邏輯函數式,最後得到表示輸出與輸入關系的邏輯函數式。然後用公式化簡法或者卡諾圖化簡法得到函數式的化簡或變換,以使邏輯關系簡單明了。 有時還可以将邏輯函數式轉換為真值表的形式。 | 1、寫出每個觸發器的驅動方程 2、将驅動方程帶入觸發器的特性方程得到狀态方程組 3、根據邏輯圖寫出電路的輸出方程 狀态轉換過程描述: 狀态轉換表、狀态轉換圖、狀态機流程圖、時序圖 |
設計方法 | 1、邏輯抽象 2、寫出邏輯函數式 3、標明器件類型 4、将邏輯函數式化簡或者變換成适當的形式 5、畫出邏輯電路的連接配接圖 6、工藝設計 | 1、邏輯抽象得到狀态轉換圖或者狀态轉換表 2、狀态化簡 3、狀态配置設定(狀态編碼) 4、選觸發器求出狀态方程、驅動方程和輸出方程 5、根據方程式畫出邏輯圖 6、檢查設計的電路能否自啟動 |
常用組合邏輯電路 | 編碼器 譯碼器 資料選擇器 加法器 數值比較器 | 寄存器與移位寄存器 計數器 |
形而上者謂之道 形而下者謂之器。