資訊安全系統設計基礎第六周學習總結

學習目标：

1. 了解常見的存儲技術（RAM、ROM、磁盤、固态硬碟等）

2. 了解局部性原理

3. 了解緩存思想

4. 了解局部性原理和緩存思想在存儲層次結構中的應用

5. 高速緩存的原理和應用

學習任務：

1. 閱讀教材，完成課後練習（書中有參考答案）

   重點：6.2 6.3 6.4  6.8 6.9 6.10 6.11 6.12 6.13

2. 考核：練習題把資料變換一下

3. 實驗：需要動手的到實驗樓中練習一下

存儲器層次結構

6.1存儲技術

随機通路存儲器（RAM）：

• 分為靜态（SRAM）和動态（DRAM）。靜态比動态快，也更貴。SRAM用來做高速緩存存儲器。DRAM用來作為主存以及圖形系統的幀緩沖區。
• SRAM将每個位存儲在一個雙穩态的存儲器單元裡。這個電路可以無限期地保持在兩個不同的電壓配置或狀态之一。隻要有電，它就會永遠地保持它的值。即使有幹擾，當幹擾消除時，電路就會恢複到穩定值。
• DRAM将每個位存儲為對一個電容的充電。對幹擾非常敏感。DRAM在10~100毫秒時間内失去電荷，計算機的時鐘周期是以納秒來衡量，存儲器系統會周期性地通過讀出，然後重寫來重新整理存儲器的每一位。
• 傳統的DRAM：DRAM中按行列組織超單元存儲資訊。存儲控制器通過兩個引腳，分别發送行位址、列位址，讀取超單元内容。DRAM晶片上有内部行緩沖區，收到行位址，就把一行内容拷貝到緩沖區，在通過列位址，讀取指定超單元的内容。

　　

• 增強的DRAM：快頁模式DRAM、擴充資料輸出DRAM、同步DRAM、雙倍資料速率同步DRAM、Rambus DRAM、視訊DRAM。
• 非易失性存儲器：ROM，斷電後資訊不丢失。PROM隻能程式設計一次。可擦可寫程式設計ROM（EPROM）、電子可擦除ROM（EEPROM）。閃存基于EEPROM，為大量電子裝置提供非易失性存儲。固态硬碟是基于閃存的磁盤驅動器。
• 通路主存：每次CPU和主存之間的資料傳送通過總線事務來完成。總線式一組并行的導線，能攜帶位址、資料和控制信号。I/O橋将系統總線的電子信号翻譯成存儲器總線的電子信号。位址A的内容被加載到寄存器%eax，寄存器%eax的内容寫到位址A，分别為讀事務、寫事務。

  • 

• 磁盤由盤片構成，表面覆寫着磁性記錄材料。磁盤由一個或多個疊放的盤片組成，密封包裝。
• 磁盤容量：記錄密度、磁道密度、面密度。

  • 

• 磁盤操作：尋道時間，移動傳動臂所需的時間，通常為3~9ms；旋轉時間，定位到期望的磁道後，驅動器等待目标扇區的第一個位旋轉到讀寫頭下；傳送時間，驅動器開始讀或寫該扇區的内容。
• 連接配接到I/O裝置：通用串行總線（USB）；圖形卡；主機總線擴充卡
• 通路磁盤：

  • 

• 固态硬碟：SSD包插到I/O總線上。一個SSD包由一個或多個閃存晶片和閃存翻譯層組成，代替傳統旋轉磁盤中的機械驅動器。固态硬碟由半導體存儲器構成，沒有移動部件，因而随機通路時間比旋轉磁盤要快，能耗更低，同時也更結實。但是易磨損。
• 不同的存儲技術有不同的價格和性能折中。

6.2局部性

• 局部性：計算機的局部性，指他們傾向于引用鄰近于其他最近引用過的資料項的資料項，或者最近引用過的資料項本身。時間局部性和空間局部性。現代計算機系統的各個層次都利用了局部性。

6.3存儲器層級結構

• 緩存：對于每個k，位于k層的更快更小的儲存設備作為位于k+1層更大更慢的儲存設備的緩存。
• 緩存命中，當程式需要第k+1層的某個資料對象d時，它首先在目前存儲在第k層的一個塊中查找d。如果d剛好緩存在第k層中，那就是緩存命中。
• 緩存不命中：如上，如果第k層中沒有緩存資料對象k，那就是緩存不命中。分類：強制性不命中/冷不命中；沖突不命中；容量不命中。

6.4高速緩存存儲器

由于CUP與主存之間逐漸增大的差距，系統設計者在CPU、寄存器檔案和主存之間插入曉得SRAM高速緩存存儲器。

l  高速緩存的大小C=S*E*B

l  根據E（每個組的高速緩存行數）高速緩存分類：E=1，直接映射高速緩存；書P411-P15相熟了工作方式。1<E<C/B,稱為E路組相聯高速緩存。

l  高速緩存參數的性能影響：

不命中率

命中率

命中時間

不命中處罰

高速緩存大小的影響：較大會提高命中率，但是會降低命中時間。

快大小的影響：較大塊能利用程式中可能存在的空間局部性，但塊越大就意味着高速緩存行數越小，會損壞時間局部性。

相聯度的影響：較高的相聯度(E較大)降低了高速緩存由于沖突不命中出現抖動的可能。但是成本很高。

寫政策的影響

6.5編寫高速緩存友好的代碼

l  讓最常見的情況運作的快。在每個循環内部緩存不命中數量最小。