随着无线电技术的不断发展，出现越来越多的宽带突发无线信号，如雷达脉冲信号、跳频信号和各种未知的干扰信号等，如何对其进行监测和捕获成为一个难题。
采用传统扫频式频谱分析和矢量信号分析技术无法实现，对此类持续时间很短的宽带突发信号进行监测，而采用实时频谱分析技术结合主流硬件的快速处理能力，可以有效解决这类问题。
系统设计及关键技术的研究
硬件平台采用基于 PC 机的 PCIE 板卡，数据的采样和处理主要在板卡上完成，模拟信号采样主要研究利用高速 ADC 对 140MHZ 中频信号进行数字化采样。
数据处理包括数字下变频、频谱分析、信号触发捕获及数字荧光等功能主要利用大规模可编程逻辑电路 (FPGA)实现，FPGA 处理完成的数据通过 PCIE 总线传输至PC 机，以图形化的软件界面实现良好的用户使用，系统结构设计框图如图所示：
为实现对宽带突发无线信号的频谱检测和捕获，首先需要以合理的速率对模拟信号进行采样，并且需要高质量的采样时钟，本节选取较为贴近实际应用的中频 140MHZ、带宽 70MHZ信号，对带通采样和频率合成技术进行研究。
采样后，数据由数字信号处理模块进行信号变换，形成数字荧光频谱图(DPX)。
DPX采用信号频率、频谱幅度和频点幅度的命中次数这三个维度充分展现信号的特征。
数字信号处理流程如上图所示，经 A/D 变换后得到的数字采样值，经过下变频的搬移得到 IO 两路正交数据。
I/O 数据送入外部存储器并进行 FFT 处理，得到连续以为单位的频谱数据，经过 DPX 处理后得到相应的频谱图，根据刷新速率，缓存区的频谱图数据经过高速 PCIE 总线数据通道传给 PC 机显示单元，同时接收 PC 端控制指令实现触发捕获、中断等功能。
依据这些功能设计，需要分别研究以下基于 FFT 的频谱分析技术、数字荧光技术和触发捕获技术。
FFT处理同时处理由I和Q 组成的样点集合，每个集合称为一个 FFT，FFT 中的样点数量通常是 2 的幂次方，为 FFT 的长度。
本设计中 FFT 采用 2048 个点，将每个I样点和 Q样点转换成 2048 个复数频域点。
FFT 处理中数据层级关系如图所示：数据层级的最低层是样点(Sample): 样点是模拟采样得到的离散时域数据点，选择的跨度决定相邻样点之间时间间隔的有效取样速率，而原始样点的时间间隔取决于采样速率。
每个样点作为 I/Q 对存在，里面包含了相位和幅度信息。
下一层是帧(Frame): 整数个连续样点组成一个帧，是采用 FFT 把时域转换至频域中的基本单位，每个帧产生出一个频域频谱。
设计采用2048 个样点组成一帧，数据层级的最高层是块(Block): 由无缝捕获的不同时间段的多组相邻构成。
每一个块长度，也称采集长度，是一个连续采集经过的总体时间，块内部表示输入信号时是无间隔连续的。
在进行 FFT 时，帧长度为样点集合表示的时间数量，即 FFT 长度和取样周期的乘积。
计算生成的频谱是信号在帧长度期间的频率表示，在相应频谱中帧长度内部无法分辨出临时事件。因此，帧长度是 FFT 过程的时间分辨率。
数字荧光技术 DPX 是近年来应用于实时频谱分析中的新技术,它弥补了当前频谱分析技术只能显示瞬时频谱信息的短板，与传统仪器上使用的 CRT 阴极射线管的荧光显示效果上类似。
这里可以看到，DPX 频谱图直观显示同一频率范围不同时间的多组信号，它利用强度等级和配色方案等技术对信号的时域、频域和强度信息一并表示。
这样能够大幅提高设备对信号的观察和捕获能力。
使用触发事件可以作为无缝采集信号的时间参考点，并且通过调整数据存储深度延迟能够同时存储触发前的信息和触发后的信息。
常用的触发方式有电平触发、功率触发和频率模板触发，其中频率模板触发方式最为灵活，该方式允许用户根据频域中的特定事件触发采集。
如图 所示，应用频率模板，可以在大信号存在时触发捕获小信号瞬时事件。
FFT是以帧为单位的，因此这时触发产生的时间分辨率为 1 顿时长，有效采样率的 2048个采样点时间。
频率模板触发单元,将下变频器输出的两路基带正交信号以数据帧为单位进行处理。
2048个 I/Q 正交数据在被送入存储器完成无缝采集的同时，将 2048 个频谱数据与用户设置的频率模板产生的频谱阙值进行比较，判断满足触发条件时产生触发信号。
而触发地址产生模块，产生满足触发条件时的触发地址同步进行。
硬件结构与布局布线设计
硬件平台主要分为数据采样、数据处理、数据传输和频谱显示四大部分进行系统设计，如图 3.1 所示。
其中前三个模块集成在一块 PCIE 板卡上，频谱显示模块主要由高性能计算机上运行的应用软件完成。
硬件结构采用 PCIE 板卡结构的模数混合电路设计，尤其是采用高性能的 FPGA，使硬件整体设计体积小、集成度高、可开发性强，如图所示。
其中模拟信号采样采用 TI公司的模数变换芯片 ADS5485，FPGA 采用 XILINX 公司的 Virtex-6 系列芯片。
PCIE 板卡的硬件设计遵循 PCIE2.0 协议，支持 X8 传输，理论传输带宽可达到 32Gbps,满足设计需要:具备外部时钟输入功能，允许采用外部时钟对信号进行采样处理:提供电源测试接口,方便电路调试: 提供JTAG 接口，对 FPGA 进行下载和测试: 信号输入口采用SMA接口设计。
设计采用 Cadence SPB 软件设计 PCB 板，输入信号为模拟信号，高速 ADC 的输出为数字信号。
对于这种高速模数信号电路制板，设计时要充分考虑 ADC 的布局、模拟信号走线数字信号走线以及其采样时钟走线，以及 FPGA 接口设置和电源的布局，确保系统满足信号完整性的规范要求，如反射、串扰和电磁干扰等。
FPGA 逻辑设计和实现
对宽带突发无线信号进行监测与捕获的关键是，采用了 FPGA 完成大量数据的快速处理经 AD 采样后的数据送入 FPGA 后，首先进行数字下边频和 FFT 频谱变换，得到 FFT数据后，由 FPGA 控制 SRAM 共同完成数字荧光频谱数据统计，实现监测的直观性，最后无丢失的将数字荧光频谱数据传输到 PC 机上，实现监测的无失真性。
下面主要介绍数字荧光频谱统计模块和频谱数据流控制模块的设计实现。
数字荧光频谱统计模块将 FFT 变换后的频谱数据映射在二维矩阵中形成数字荧光频谱,如图所示这一过程主要由地址映射单元和数字荧光统计单元完成。
地址映射单元完成将 FFT 序列索引和序列样值分别映射到 2048X512 的二维矩阵像素地址。
将 IQ FFT 样点序列样值取模和对数运算后形成二维矩阵像素地址写入一组 Y 轴数值，有效位数 9位;将 FFT 序列索引值经过延迟处理后形成二维矩阵像素地址写入另一组 X轴数值，有效位数 11 位，两组数值共同组成二维矩阵地址。
数字荧光统计单元由数据荧光统计控制器，根据地址映射单元产生的二维矩阵地址对外部SRAM 进行读写操作，第一步先读取相应地址的数据，加 1后将数值写入到原地址，然后将数千帧的 FFT 变换后的频谱数据映射在该二维矩阵中形成一幅数字荧光频谱图，RTL 结构图如图所示。
驱动程序和应用软件设计和实现
驱动程序主要是实现 PC 机对 FPGA 的逻辑控制，为实现快速的将实时采集处理的信号，频谱显示图传输至 PC 机显示缓存，需要采用 DMA 的传输方式。
应用软件的功能设计，主要根据人眼能观察的不高于每秒 30 个图像显示的要求，对监测信号的频谱实现实时显示，并进行相应的控制，设计中采用了多种频谱显示设计和多线程设计。
驱动程序开发采用 Jungo WinDriver10.20，该开发工具的优点是不需要了解太多 Kernel、DDK 等与操作系统相关的内容，可以在较短的时间里开发出驱动程序，并且该驱动程序可以在 WinDriver 支持的多个操作系统平台上运行。
在 WinDriver 的体系结构中，如图所示：中心位置是 WinDriver 内核，主要由设备内核驱动程序 windrvrsys 构成，通过提供的用户态库函数(API)对 WinDriver 内核进行调用。
开发时，只需在用户态写入用户的驱动程序代码，就可实现硬件驱动的功能。
而且它也是 XILINX 公司的合作伙伴，对 Virtex-5 和 Virtex-6 器件的 PCIE 提供可靠的支持。
以下具体描述驱动程序的一般开发，以及 DMA 数据传输设计的实现。
驱动程序首先要能对 PCE 板卡进行识别，通过获得的板卡硬件信息和资源，在 PC 机与板卡间进行数据交互。
运行 WinDriver，在识别出的硬件设备信息列表中找到 PCIE 板卡，它的VENDER ID 为0x10EE,DEVICEID为6018,如图所示。
点击软件界面右侧的“Generate'按钮，生成设备安装 (inf) 文件。
总结
该系统设计具有一定灵活性和可扩展性，可以根据需要通过完善 FPGA 逻辑和应用软件实现功能和性能的提升，使采集后的感兴趣信号能够得到快速的分析，得到更多的信号特征信息，提高时效性。
参考文献：
【1】Virtex-6 FPGA Integraled Block for PCI Express. www.xlinx.com. UG517 (v5.1) September 21, 2010