随着無線電技術的不斷發展，出現越來越多的寬帶突發無線信号，如雷達脈沖信号、跳頻信号和各種未知的幹擾信号等，如何對其進行監測和捕獲成為一個難題。
采用傳統掃頻式頻譜分析和矢量信号分析技術無法實作，對此類持續時間很短的寬帶突發信号進行監測，而采用實時頻譜分析技術結合主流硬體的快速處理能力，可以有效解決這類問題。
系統設計及關鍵技術的研究
硬體平台采用基于 PC 機的 PCIE 闆卡，資料的采樣和處理主要在闆卡上完成，模拟信号采樣主要研究利用高速 ADC 對 140MHZ 中頻信号進行數字化采樣。
資料處理包括數字下變頻、頻譜分析、信号觸發捕獲及數字熒光等功能主要利用大規模可程式設計邏輯電路 (FPGA)實作，FPGA 處理完成的資料通過 PCIE 總線傳輸至PC 機，以圖形化的軟體界面實作良好的使用者使用，系統結構設計框圖如圖所示：
為實作對寬帶突發無線信号的頻譜檢測和捕獲，首先需要以合理的速率對模拟信号進行采樣，并且需要高品質的采樣時鐘，本節選取較為貼近實際應用的中頻 140MHZ、帶寬 70MHZ信号，對帶通采樣和頻率合成技術進行研究。
采樣後，資料由數字信号處理子產品進行信号變換，形成數字熒光頻譜圖(DPX)。
DPX采用信号頻率、頻譜幅度和頻點幅度的命中次數這三個次元充分展現信号的特征。
數字信号處理流程如上圖所示，經 A/D 變換後得到的數字采樣值，經過下變頻的搬移得到 IO 兩路正交資料。
I/O 資料送入外部存儲器并進行 FFT 處理，得到連續以為機關的頻譜資料，經過 DPX 處理後得到相應的頻譜圖，根據重新整理速率，緩存區的頻譜圖資料經過高速 PCIE 總線資料通道傳給 PC 機顯示單元，同時接收 PC 端控制指令實作觸發捕獲、中斷等功能。
依據這些功能設計，需要分别研究以下基于 FFT 的頻譜分析技術、數字熒光技術和觸發捕獲技術。
FFT處理同時處理由I和Q 組成的樣點集合，每個集合稱為一個 FFT，FFT 中的樣點數量通常是 2 的幂次方，為 FFT 的長度。
本設計中 FFT 采用 2048 個點，将每個I樣點和 Q樣點轉換成 2048 個複數頻域點。
FFT 進行中資料層級關系如圖所示：資料層級的最低層是樣點(Sample): 樣點是模拟采樣得到的離散時域資料點，選擇的跨度決定相鄰樣點之間時間間隔的有效取樣速率，而原始樣點的時間間隔取決于采樣速率。
每個樣點作為 I/Q 對存在，裡面包含了相位和幅度資訊。
下一層是幀(Frame): 整數個連續樣點組成一個幀，是采用 FFT 把時域轉換至頻域中的基本機關，每個幀産生出一個頻域頻譜。
設計采用2048 個樣點組成一幀，資料層級的最高層是塊(Block): 由無縫捕獲的不同時間段的多組相鄰構成。
每一個塊長度，也稱采集長度，是一個連續采集經過的總體時間，塊内部表示輸入信号時是無間隔連續的。
在進行 FFT 時，幀長度為樣點集合表示的時間數量，即 FFT 長度和取樣周期的乘積。
計算生成的頻譜是信号在幀長度期間的頻率表示，在相應頻譜中幀長度内部無法分辨出臨時事件。是以，幀長度是 FFT 過程的時間分辨率。
數字熒光技術 DPX 是近年來應用于實時頻譜分析中的新技術,它彌補了目前頻譜分析技術隻能顯示瞬時頻譜資訊的短闆，與傳統儀器上使用的 CRT 陰極射線管的熒光顯示效果上類似。
這裡可以看到，DPX 頻譜圖直覺顯示同一頻率範圍不同時間的多組信号，它利用強度等級和配色方案等技術對信号的時域、頻域和強度資訊一并表示。
這樣能夠大幅提高裝置對信号的觀察和捕獲能力。
使用觸發事件可以作為無縫采集信号的時間參考點，并且通過調整資料存儲深度延遲能夠同時存儲觸發前的資訊和觸發後的資訊。
常用的觸發方式有電平觸發、功率觸發和頻率模闆觸發，其中頻率模闆觸發方式最為靈活，該方式允許使用者根據頻域中的特定事件觸發采集。
如圖 所示，應用頻率模闆，可以在大信号存在時觸發捕獲小信号瞬時事件。
FFT是以幀為機關的，是以這時觸發産生的時間分辨率為 1 頓時長，有效采樣率的 2048個采樣點時間。
頻率模闆觸發單元,将下變頻器輸出的兩路基帶正交信号以資料幀為機關進行處理。
2048個 I/Q 正交資料在被送入存儲器完成無縫采集的同時，将 2048 個頻譜資料與使用者設定的頻率模闆産生的頻譜阙值進行比較，判斷滿足觸發條件時産生觸發信号。
而觸發位址産生子產品，産生滿足觸發條件時的觸發位址同步進行。
硬體結構與布局布線設計
硬體平台主要分為資料采樣、資料處理、資料傳輸和頻譜顯示四大部分進行系統設計，如圖 3.1 所示。
其中前三個子產品內建在一塊 PCIE 闆卡上，頻譜顯示子產品主要由高性能計算機上運作的應用軟體完成。
硬體結構采用 PCIE 闆卡結構的模數混合電路設計，尤其是采用高性能的 FPGA，使硬體整體設計體積小、內建度高、可開發性強，如圖所示。
其中模拟信号采樣采用 TI公司的模數變換晶片 ADS5485，FPGA 采用 XILINX 公司的 Virtex-6 系列晶片。
PCIE 闆卡的硬體設計遵循 PCIE2.0 協定，支援 X8 傳輸，理論傳輸帶寬可達到 32Gbps,滿足設計需要:具備外部時鐘輸入功能，允許采用外部時鐘對信号進行采樣處理:提供電源測試接口,友善電路調試: 提供JTAG 接口，對 FPGA 進行下載下傳和測試: 信号輸入口采用SMA接口設計。
設計采用 Cadence SPB 軟體設計 PCB 闆，輸入信号為模拟信号，高速 ADC 的輸出為數字信号。
對于這種高速模數信号電路制闆，設計時要充分考慮 ADC 的布局、模拟信号走線數字信号走線以及其采樣時鐘走線，以及 FPGA 接口設定和電源的布局，確定系統滿足信号完整性的規範要求，如反射、串擾和電磁幹擾等。
FPGA 邏輯設計和實作
對寬帶突發無線信号進行監測與捕獲的關鍵是，采用了 FPGA 完成大量資料的快速處理經 AD 采樣後的資料送入 FPGA 後，首先進行數字下邊頻和 FFT 頻譜變換，得到 FFT資料後，由 FPGA 控制 SRAM 共同完成數字熒光頻譜資料統計，實作監測的直覺性，最後無丢失的将數字熒光頻譜資料傳輸到 PC 機上，實作監測的無失真性。
下面主要介紹數字熒光頻譜統計子產品和頻譜資料流控制子產品的設計實作。
數字熒光頻譜統計子產品将 FFT 變換後的頻譜資料映射在二維矩陣中形成數字熒光頻譜,如圖所示這一過程主要由位址映射單元和數字熒光統計單元完成。
位址映射單元完成将 FFT 序列索引和序列樣值分别映射到 2048X512 的二維矩陣像素位址。
将 IQ FFT 樣點序列樣值取模和對數運算後形成二維矩陣像素位址寫入一組 Y 軸數值，有效位數 9位;将 FFT 序列索引值經過延遲處理後形成二維矩陣像素位址寫入另一組 X軸數值，有效位數 11 位，兩組數值共同組成二維矩陣位址。
數字熒光統計單元由資料熒光統計控制器，根據位址映射單元産生的二維矩陣位址對外部SRAM 進行讀寫操作，第一步先讀取相應位址的資料，加 1後将數值寫入到原位址，然後将數千幀的 FFT 變換後的頻譜資料映射在該二維矩陣中形成一幅數字熒光頻譜圖，RTL 結構圖如圖所示。
驅動程式和應用軟體設計和實作
驅動程式主要是實作 PC 機對 FPGA 的邏輯控制，為實作快速的将實時采集處理的信号，頻譜顯示圖傳輸至 PC 機顯示緩存，需要采用 DMA 的傳輸方式。
應用軟體的功能設計，主要根據人眼能觀察的不高于每秒 30 個圖像顯示的要求，對監測信号的頻譜實作實時顯示，并進行相應的控制，設計中采用了多種頻譜顯示設計和多線程設計。
驅動程式開發采用 Jungo WinDriver10.20，該開發工具的優點是不需要了解太多 Kernel、DDK 等與作業系統相關的内容，可以在較短的時間裡開發出驅動程式，并且該驅動程式可以在 WinDriver 支援的多個作業系統平台上運作。
在 WinDriver 的體系結構中，如圖所示：中心位置是 WinDriver 核心，主要由裝置核心驅動程式 windrvrsys 構成，通過提供的使用者态庫函數(API)對 WinDriver 核心進行調用。
開發時，隻需在使用者态寫入使用者的驅動程式代碼，就可實作硬體驅動的功能。
而且它也是 XILINX 公司的合作夥伴，對 Virtex-5 和 Virtex-6 器件的 PCIE 提供可靠的支援。
以下具體描述驅動程式的一般開發，以及 DMA 資料傳輸設計的實作。
驅動程式首先要能對 PCE 闆卡進行識别，通過獲得的闆卡硬體資訊和資源，在 PC 機與闆卡間進行資料互動。
運作 WinDriver，在識别出的硬體裝置資訊清單中找到 PCIE 闆卡，它的VENDER ID 為0x10EE,DEVICEID為6018,如圖所示。
點選軟體界面右側的“Generate'按鈕，生成裝置安裝 (inf) 檔案。
總結
該系統設計具有一定靈活性和可擴充性，可以根據需要通過完善 FPGA 邏輯和應用軟體實作功能和性能的提升，使采集後的感興趣信号能夠得到快速的分析，得到更多的信号特征資訊，提高時效性。
參考文獻：
【1】Virtex-6 FPGA Integraled Block for PCI Express. www.xlinx.com. UG517 (v5.1) September 21, 2010