許多數字處理系統都會使用FPGA，原因是FPGA有大量的專用DSP以及block RAM資源，可以用于實作并行和流水線算法。是以，通常情況下，FPGA都要和高性能的ADC和DAC進行接口，比如e2v EV10AQ190低功耗四通道10-bit 1.25 Gsps ADC和EV12DS130A内建4/2:1 MUX的低功耗12-bit 3 Gsps DAC。通常情況下，這些轉換器的采樣率都達到了GHz的級别。對工程師團隊來說，除了混合信号電路闆布局之外，了解和使用這些高性能的裝置也是一個挑戰。
這些e2v資料轉換器具有帶寬寬、性能好的特點—資料手冊上通常稱為模拟全功率帶寬—即使是在高奈奎斯特區。（這種能力是不多見的。）正是因為有着優異的轉換性能，才可以使用直接上轉換和下轉換，這樣可以減少部件數量、降低功耗以及節省成本。
在高頻時，奈奎斯特采樣率（每個周期兩次采樣）是無法維持的。一個例子就是使用一個2.5GHz采樣率的ADC去采樣一個3GHz全功率帶寬的模拟輸入。根據奈奎斯特準則，高于1.25GHz的信号将會被混疊回奈奎斯特區，這些混疊圖像是基礎信号的諧波分量，是以和非混疊信号一樣，包含了同樣的資訊。
相反的，如果你在使用DAC，進行直接轉換時，你需要确定在上奈奎斯特區你想要使用的諧波。然而，對于DAC，在更高的頻率下，你需要對DAC的衰減進行SINC補償。是以，很常見的是通過仔細選擇輸入元件、阻抗平衡器、交流耦合電容以及通過設計前端模拟預濾波器等等去優化一個ADC或者DAC，使其能在一個奈奎斯特區中工作。
奈奎斯特區和混疊，1、3和4區中顯示的是2區一個信号的鏡像，基礎信号（Fa）和諧波或者諧波含量的鏡像
可以使用下面的算法來确定諧波或者諧波含量合成頻率位置：
Fharm=N ×Ffund
IF (Fharm=Odd Nyquist Zone)
Floc=Fharm Mod Ffund
Else
Floc=Ffund-(Fharm Mod Ffund)
End
這裡N是感興趣的諧波的整數。
例如，采樣率為2500MHz，基礎頻率是1807MHz，将會在奈奎斯特區有一個693MHz的諧波分量。
前面對頻譜做了一些解釋，另一個重要因素是這些裝置和FPGA采用什麼方式連接配接。許多高性能的資料轉換器使用一個工作在較低資料速率的多路複用器來實作轉換器的采樣率-一般都是下圖所示的使用FS/4或者FS/2,圖中顯示的是轉換器的資料流在4條并行的10-bit總線（A, B, C, and D）上的分布：
轉換器的資料流在4條并行的10-bit總線（A, B, C, and D）上的分布
通常情況下，這些數字接口采用的是并行LVDS總線，這樣它們會占用許多的FPGA I/O管腳，但是，并行接口的延遲，并且由于它們使用差分信号傳遞方式，也可以降低輻射噪聲，這在高性能系統中是非常重要的。
收到FPGA發出的4個資料流，你可能想知道在FPGA内部是如何處理資料的，在許多應用中，包括通信處理器和射電天文，都使用的一個常用的方法是使用組合或者分離的FFT結構，如下面兩個圖所示：
1-11
因為這些真實的資料樣本，你将需要尋找一個優化的方法以便于在FFT結構中對這些資料進行處理，高效的、大FFT的實作是一個複雜的研究領域，但是在FFT之前，許多應用使用權重疊接相加（WOLA）結構來改善頻譜洩漏。下面兩個圖顯示了使用一個矩形視窗的普通FFT和使用WOLA的FFT的行為對比：
1-12
1-13