1.前言
LDO(低壓差線性穩壓器)、DC-DC(直流-直流變換器)是在做闆卡電源設計時候最常用的電源晶片；兩者都有着自己明顯的優缺點。**從定義來看的話LDO也是一種直流轉直流電源晶片，即它屬于DC-DC電源。但是LDO隻能用作降壓，而DC-DC不僅可以降壓還能升壓，反相。**那我們在硬體設計過程中該怎麼選擇合适的電電源子產品來為晶片供電呢？看完這篇文章希望對你有幫助，不妥之處還望指正，共同進步！
2.先來說說LDO
**(A) LDO子產品的内部結構及功能
LDO電源基本由三大子產品組成：調整電路子產品、回報電路子產品、誤差放大子產品（是不是很easy…）
回報子產品：經R1上的分壓對LDO輸出電壓進行采集；R1與R2電阻誤差為1%；
誤差放大子產品：将采集到的電壓信号輸入到比較器的反向端與正向端電壓（實際想穩壓輸出的電壓）進行比較，再将比較結果進行放大；有的LDO内部為節省器件面積，沒有對Vref進行濾波處理，在這種請況下就需要在Vref引腳上10微法電容保證其低噪聲和低紋波的輸入；
調整子產品：比較器輸出的放大信号輸入到MOS管的門級，使MOS管調整自身的導通壓降，進而實作對輸出的電壓進行調整；其内部MOS管工作線性區。
(B) LDO電源的特點：
當輸入電壓或負載電流發生變化時，LDO仍可以保持穩定的電壓輸出；(這就是閉環系統的優勢)。這裡有一個LDO的負載調整率的名詞，可以自行百度下比較好了解，它也是LDO選型時的一個重要參數
- LDO的功率損耗W=（VIN-VOUT）I，從這個公式可以總結出，當輸出的電壓與輸入電壓的內插補點越大的時候LDO的自身消耗就越大，這部分消耗的功率基本上都是花費在調整電路子產品；同理LDO的輸出電流通常也比較小。正因為這一點就限制了LDO在做硬體設計的時的使用範圍；其最大功耗受限制于散熱條件不能超過3W這下明白LDO為什麼叫"低壓差"線性穩壓器件了嗎？**
當輸出電源需要長線傳輸時，為減小傳輸線上的壓降，常采用輸出補償的方式進行處理（Vout=12V,傳輸損耗1V，補償後調節輸出Vout=13V,），但是種方式缺乏靈活性，是以有些LDO器件/DC-DC引腳上添加了SENSE管腳，實質上是對負載電壓進行測量，在負載的電源輸入端，通過0R電阻将負載端的電壓資訊引回至電源晶片SENSE（可以了解為回報信号），**一般建議SENSE信号僅對大電流場合使用，一般電流大于10A，當不使用SENSE功能時，SENSE管腳應與Vout直接連接配接。
（C） LDO電源的優缺點（記住紋波小，效率低）
優點：輸出紋波小，成本低，外圍電路少，靜态電流小，體積小
缺點：效率低，輸出功率做不大（同比DC-DC）。
***
3.再來說說DC-DC
實質：通過内部的高速開關高頻率的導通和關斷控制占空比例，實作直流電源的電壓轉換；
開關模式：常見的控制高速開關調制模式有PWM（脈寬調制）和PFM（脈頻調制）以及PWM與PFM混合調制；目前市場上某些DCDC電源可工作在PWM/PFM混合調制模式。當其處于輕負載時采用PFM模式，重負載時切換到PWM模式。當然我們最常用的還是PWM調制，基于PWM調制在連續供電的工作模式下（CCM），輕負載會使得晶片的效率很差，工作不穩定，是以在輕負載時，設計上需要提供假負載；
預備知識：
DC-DC電源三大拓撲結構：BUCK型（降壓），BOOST型（升壓），BUCK-BOOST型（反相；本文不做介紹）
占空比：在一個周期内的脈沖信号中，高電平所占的時間比例；
電感電容特性：電感阻礙線圈上的電流突變；電容阻礙電容兩端的電壓突變，在DC-DC電路中電感線圈上的電流處于穩定狀态時，滿足如下法則：
**伏秒平衡法則：VonTon=VoffToff（這個公式的推導有興趣的同學可以試試推導一下，大緻思路就是對電感的微分方程分别在開關導通和關斷兩個時間段做積分，要注意上面的條件）
BUCK型拓撲結構:
先說說上圖各個器件的作用（BOOST，BUCK-BOOST型同下）：
Cin、Cout:輸入輸出電容就不多說了吧，儲能濾波；
Q:功率MOS管做開關使用,一般選用增強型MOSFET,應降額使用；
L:功率電感儲能；
D：肖特基二極管，作用是當開關關斷時為提供續流回路；
RL:負載
PWM：DC-DC晶片内部的控制子產品輸出不同占空比；
再來分析一下當開關導通和關斷時的回路狀态
When Q On：(上圖中的電流回路①，忽略二極管壓降)
V(L)=Vin-Vout
When Q Off：(上圖中的電流回路②，忽略二極管壓降)
V(L)=Vout
綜上兩式帶入伏秒平衡法則得：
(Vin-Vout)Ton = VoutToff
Vout=VinD(記住這個公式呀。。。。。)
其中D為PWM調制占空比恒0<D<1，是以Vout恒小于Vin，這就是BUCK型拓撲降壓的原理；
BOOST型拓撲結構:
差別于BUCK電路拓撲的是：L,D,Q在回路中的相對位置（其實也沒啥記的。。。）
When Q On:（輸入電壓隻對電感充電）
V(L)=Vin
When Q Off：（輸出電壓由輸入電壓和功率電感一起提供）
V(L)=Vout-Vin
同理帶入到伏秒平衡法則公式中化簡得：
Vout=Vin / (1-D)
由上式可得，Vout恒大于Vin。
DC-DC電源的優缺點
優點：功耗低，效率高，功率大，支援多種電壓變換，輸入輸出可隔離；
缺點：紋波大，電路設計較複雜，成本高，輸入輸出存在較大延時（儲能元件的充電）；
4.總結
對比LDO與DC-DC的優缺點，就可以在闆級電源設計上結合手冊遊刃有餘；當然在闆級電源設計上LDO和DC-DC是要遵從一定的電源架構的，一般可分集中式電源架構、分布式電源架構；尤其是在在系統裝置中，這種電源設計架構帶來的影響還是蠻大的；
集中式電源架構：統一由闆級的輸入（12V）作為所有電源晶片的輸入級，輸出所有闆上所需求的各電壓（5V
、3.3V、2.2V、1.8V、1、）；優點：一級轉換即可得到所需電壓，效率較高，缺點成本高、PCB占用面積大；
分布式電源架構：采用兩級電源轉化，系統輸入電壓（12V）經過一個DC-DC電源子產品輸出一個中間電壓（5V），後面所有的DC-DC子產品将中間電壓作為輸入，輸出闆上需求電壓(3.3V、2.2V、1.8V、1.0V)。
優點：節省成本和PCB面積，缺點效率低。
推薦采用分布式電源設計架構。