天天看點

高速電路設計阻抗比對的幾種方法

為什麼要阻抗比對?

在高速數字電路系統中,電路資料傳輸線上阻抗如果不比對會引起資料信号反射,造成過沖、下沖和振鈴等信号畸變,當然信号沿傳輸線傳播過程當中,如果傳輸線上各處具有一緻的信号傳播速度,并且機關長度上的電容也一樣,那麼信号在傳播過程中總是看到完全一緻的瞬間阻抗。由于在整個傳輸線上阻抗維持恒定不變,我們給出一個特定的名稱,來表示特定的傳輸線的這種特征或者是特性,稱之為該傳輸線的特征阻抗。

特征阻抗是指信号沿傳輸線傳播時,信号感受的瞬間阻抗的值。特征阻抗主要參數與PCB導線所在的闆層、PCB所用的材質(介電常數)、走線寬度、導線與平面的距離等因素有關,與走線長度無關。特征阻抗可以使用軟體計算。高速PCB布線中,一般把數字信号的走線阻抗設計為50歐姆,這是個大約的數字。一般規定同軸電纜基帶50歐姆,頻帶75歐姆,對絞線(差分)為100歐姆。

而減小反射的方法是根據傳輸線的特性阻抗在其發送端串聯端接使源阻抗與傳輸線阻抗比對或者在接收端并聯端接使負載阻抗與傳輸線阻抗比對,進而使源反射系數或者負載反射系數為零。常用的端接方式為:串聯端接、簡單的并聯端接、戴維甯端接、RC網絡端接等。

下面我們将分别對這幾種端接方式進行分析

1、串聯端接

高速電路設計阻抗比對的幾種方法

串聯端接

在信号源端阻抗低于傳輸線特征阻抗的條件下,在信号的源端和傳輸線之間串接一個電阻R,使源端的輸出阻抗與傳輸線的特征阻抗相比對,抑制從負載端反射回來的信号發生再次反射。

比對電阻選擇原則:比對電阻值與驅動器的輸出阻抗之和等于傳輸線的特征阻抗。常見的CMOS和TTL驅動器,其輸出阻抗會随信号的電平大小變化而變化。是以,對TTL或CMOS電路來說,不可能有十分正确的比對電阻,隻能折中考慮。鍊狀拓撲結構的信号網路不适合使用串聯終端比對,所有的負載必須接到傳輸線的末端。

串聯比對是最常用的終端比對方法。它的優點是功耗小,不會給驅動器帶來額外的直流負載,也不會在信号和地之間引入額外的阻抗,而且隻需要一個電阻元件。

常見應用:一般的CMOS、TTL電路的阻抗比對。USB信号也采樣這種方法做阻抗比對。

2、簡單的并聯端接

高速電路設計阻抗比對的幾種方法

并聯端接

在信号源端阻抗很小的情況下,通過增加并聯電阻使負載端輸入阻抗與傳輸線的特征阻抗相比對,達到消除負載端反射的目的。實作形式分為單電阻和雙電阻兩種形式。

比對電阻選擇原則:在晶片的輸入阻抗很高的情況下,對單電阻形式來說,負載端的并聯電阻值必須與傳輸線的特征阻抗相近或相等;對雙電阻形式來說,每個并聯電阻值為傳輸線特征阻抗的兩倍。

并聯終端比對優點是簡單易行,顯而易見的缺點是會帶來直流功耗:單電阻方式的直流功耗與信号的占空比緊密相關;雙電阻方式則無論信号是高電平還是低電平都有直流功耗,但電流比單電阻方式少一半。

常見應用:以高速信号應用較多。

(1)DDR、DDR2等SSTL驅動器。采用單電阻形式,并聯到VTT(一般為IOVDD的一半)。其中DDR2資料信号的并聯比對電阻是内置在晶片中的。

(2)TMDS等高速串行資料接口。采用單電阻形式,在接收裝置端并聯到IOVDD,單端阻抗為50歐姆(差分對間為100歐姆)。

3、戴維甯端接

高速電路設計阻抗比對的幾種方法

戴維甯端接

上拉端接會拉高低電平,下拉端接會降低高電平,這兩種端接方式雖然都可以抑制過沖和振鈴,但同時也會減小信号裕量,如果使用不當還會造成信号電平的誤觸發。戴維南端接方式既可以抑制過沖,又沒有這些缺陷。

常見應用:以DDR2位址、控制指令等信号。

以上三終端接比較

高速電路設計阻抗比對的幾種方法

戴維南端接優勢更大

缺點就是在邏輯高和邏輯低狀态下,都有直流功耗,是以該端接方式功耗較大,同時所用器件 較多,容易造成PCB布線緊張。

4、RC端接

戴維南端接在電路沒有工作的時候,上拉電阻和下拉電阻上依然會有電流,這樣會增加電路的功率消耗。為了解決這個問題,RC端接被派上了用場。有些地方也叫AC端接,其實就是在并聯端接的基礎上增加了一個電容,電容一般采用0.1uF多層陶瓷電容,由于電容通低頻阻高頻的作用,是以電阻不是驅動源的直流負載,故這種端接方式無任何直流功耗,交流功耗也非常小,該端接主要用于時鐘電路。

高速電路設計阻抗比對的幾種方法

RC端接

為實作阻抗比對,R的電阻值也要等于傳輸線的阻抗值。電容的容值對信号有什麼影響呢

高速電路設計阻抗比對的幾種方法

RC端接電容的影響

藍色波形是傳統的下拉端接。綠色,紫色和紅色,分别是電容取100pF,150pF和200pF的時候對應的波形。

需注意,此RC電路可能會是以電路上升沿變換,雖然會降低EMC,但如果過緩,則會引起資料線是叙問題。在資料線上使用這種電路時,需特别小心。

5、終端肖特基并聯端接

高速電路設計阻抗比對的幾種方法

肖特基端接

又叫二極管并聯端接,通常應用在器件内部。現在很多器件自帶有輸入保護二極管,該端接能有效減小信号過沖和下沖,但并不能消除反射;同時二極管的開關速度會限制響應時間,是以較高速系統不合适。

最後,在實際的工程應用中,具體使用哪種端接,需要具體問題具體分析。信号性質不同,對信号品質的要求也不同。最主要的是需要了解各種端接的優缺點以及系統對信号的要求,來最後确定使用那種端接方案。

‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧  END  ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧