7series 邏輯單元了解
ug768和ug799文檔介紹了7系列晶片中包含的基本邏輯單元，對其中常用的單元，進行下分析。
1、IOBUF單元
（1）真值表
（2）用途
the design element is a bidirectional single-ended I/O Buffer used to connect internal logic to an external bidirectional pin.
（3）屬性
（4）模型
（5）心得體會
IOBUF作為FPGA内部邏輯與外部邏輯的接口，通常被打包成多bit進行使用；與CPLD一樣，可以直接使用assign out = sel ? internal : 'dZ ，編譯器綜合成此子產品。
2、FDPE單元
（1）真值表
（2）用途
（3）屬性
（4）模型
。
（5）心得體會
FDPE作為帶有異步預置位的DFF，一般用作複位電路中，可以作為MMCM中不同時鐘域中複位的輸出。參看《Xilinx FPGA複位邏輯處理小結》
3、FDCE/FDPE/FDRE/FDSE差別：
| FDCE | FDPE | FDRE | FDSE | |
| 名稱含義 | C：asynchronous clear | P: asynchronous preset | R: synchronous reset | S: synchronous set |
| 時鐘域 | 異步 | 異步 | 同步 | 同步 |
| 常見用途 | always@(posedge clk or posedge rst ) | 作為跨時鐘域複位處理單元 | ||
| init屬性作用 | set the initial value of Q output after configuration，指的是配置好FPGA邏輯後的Q初值。 | |||
| 符号 | | | | |
4、BUFG、BUFR、BUFIO、BUFH、BUFMR、IBUFG、GTs
BUFIO:隻能驅動I/O，不能驅動邏輯資源（CLB/RAM等）；隻能驅動這個BUFIO存在的BANK裡的I/O；
BUFR： 作為同一時鐘域下，區域時鐘緩沖器，驅動I/O和邏輯資源；