I/O接口标準
#1．單端信号接口标準
LVTTL和LVCMOS（JESD8-5，JESD8-B）
SSTL（JESD8-8，JESD8-9B，JESD8-15）
HSTL（JESD8-6）
LVTTL和LVCMOS結構通常是簡單的push-pull。最簡單的例子就是CMOS反向器，需要滿足的唯一參數是VIL/VIH，VOL/VOH以及驅動電流，接口标準相對易于實作。其輸入和輸出參數見下面的表格。随着VDD範圍的不同，參數有所不同。
SSTL（Stub Series TerminatedLogic）有三種：SSTL_18，SSTL_2，SSTL_3。SSTL不同于LVTTL和LVCMOS的一個重要方面是SSTL要求傳輸線終端比對。是以，SSTL有輸出阻抗參數以及不同的終端比對方法。這個差異對高速信号來說是非常重要的，因為合适的的終端比對可以減少反射減少EMI并改善穩定速度提高定時裕度。LVTTL和LVCMOS信号也可以進行終端比對，但是因為這個要求并沒有清晰地在參數中說明，對于終端比對電阻對信号擺動的影響使用者需要仔細調整。
SSTL與LVTTL驅動器沒有太多的不同，但是輸入緩沖卻非常不同。SSTL輸入是查分對，是以輸入級提供較好的電壓增益以及較穩定的門檻值電壓，這使得對小的輸入電壓擺幅具有比較高的可靠性。如圖1所示。
下面的表是關于SSTL的電源和輸入參數，注意，SSTL對于不同類型的驅動器有不同的參數。SSTL_3和SSTL_2定義2類驅動器，以差別不同的終端比對方案。SSTL_18沒有明确的類型定義，但是，取決于終端環境，驅動器必須能夠在輸入緩沖處産生相應的電壓擺幅。建議使用者參考相關标準。
AC參數指的是一個門檻值電壓，當信号跨越這個門檻值電壓時，接收器狀态一定會發生改變。隻要輸入保持在定義的DC門檻值之上，接收器将維持邏輯狀态不變。這有利于系統設計者對整個系統性能進行優化。
HSTL（High-SpeedTransceiver Logic）是另外一個标準，與SSTL一樣，HSTL輸入級使用差分放大器，類似于SSTL，HSTL有輸出電壓和器件電壓，允許這兩個電壓不同。
#2．差分信号接口标準
CML（Current-mode llogic）它并沒有一個标準，是基于簡單的差分放大器，如圖2所示。通常取R1=R2=50歐姆，|VOUT+ - VOUT-| = R1 * i1 = 50*i1，不同的廠家i1值不一樣，是以，電壓擺幅不同的廠家也不一樣。不同廠家電阻也不一樣，不可能是高性能高速器件，另一個因素是共模電壓，這對直流耦合是非常重要的，使用者必須保證發送器和接收器共模電壓相比對，如果是AC耦合，則共模電壓不是問題。
PECL（positive-emitter coupled logic）和LVPECL（low-voltagePECL），基本結構如圖3所示。輸入緩沖與CML一樣，輸出增加了一個共源放大器。輸出是開源級。使用者需要在外部增加對地電阻形成輸出信号。與CML一樣，PECL和LVPECL沒有一個标準，不同的廠家輸出電壓擺幅都不一樣，輸出電壓擺幅不僅取決于外部電阻，還與共源放大器的門級電壓有關系。與CML類似，PECL和LVPECL需要使用者考慮共模電壓、電壓擺幅、互換性等。與CML相比，由于多了個共源放大器，是以，具有比CML低的輸出阻抗，是以可以驅動更重的負載，使用外部電阻或許是個優點，使得使用者可以控制輸出擺幅、功耗、終端比對等。
LVDS（low-voltage differential signaling），電路基本結構如圖4所示。LVDS是有标準的（TIA/EAI-644）。在VOUT+和VOUT-之間的負載電阻一般為100歐姆。一般使用DC耦合。
#Xilinx FPGA的I/O相容多種電平标準，包括LVTTL、LVCMOS、LVDS、LVPECL等，下面對各類電平标準做簡要介紹。
##一、LVTTL（LowVoltage Transistor-Transistor Logic）
LVTTL電平标準即低電壓三極管-三極管邏輯電平标準是EIA/JESDSA的一種通用的3.3V電平标準，該标準的輸入輸出供電電壓（VCCO）為3.3V，不需要參考電壓（VREF）和終端電壓（VTT）。LVTTL電平标準終端連接配接示意圖如下所示，包括單向的和雙向的終端連結方式。
LVTTL電平标準的具體參數如下表所示。
##二、LVCMOS（LowVoltage Complementary Metal Oxide Semiconductor）
LVCMOS電平标準即低壓互補金屬氧化物半導體電平标準是JEDEC（JESD8-5）的一種通用電平标準，該标準在V5系列FPGA中包括LVCMOS12、LVCMOS15、LVCMOS18、LVCMOS25和LVCMOS33。LVCMOS電平标準終端連接配接示意圖如下所示，包括單向的和雙向的終端連結方式。
常用的LVCMOS電平标準為LVCMOS33和LVCMOS25。
LVCMOS33電平标準的具體參數如下表所示。
LVCMOS25電平标準的具體參數如下表所示。
##三、PCI（PeripheralComponent Interconnect）
PCI電平标準即外設器件互聯電平标準，該标準支援33MHz和66MHz的總線應用，包括PCI-X、PCI-33、PCI-66等各類電平标準，該标準的輸入輸出供電電壓（VCCO）為3.3V，不需要參考電壓（VREF）和終端電壓（VTT）。
PCI33_3和PCI66_3電平标準的具體參數如下表所示。
PCI-X直流電平标準的具體參數如下表所示。
##四、GTL（GunningTransceiver Logic）
GTL電平标準即岡甯收發器邏輯電平标準，是Xerox發明的一種高速總線電平标準，該标準需要差分放大輸入buffer和漏極開路（高阻）輸出buffer。不連接配接VCCO的電路連接配接方式如下圖所示。
GTL标準不需要VCCO，但GTL_DCI标準需要連接配接1.2V的VCCO。其電路連接配接方式如下圖所示。
GTL電平标準的具體參數如下表所示。
五、GTLP（GunningTransceiver Logic Plus）
GTL+電平标準即岡甯收發器邏輯電平标準加，是在Pentium Pro處理器中首先使用的一種高速總線電平标準，該标準需要差分放大輸入buffer和漏極開路（高阻）輸出buffer。差分負端的輸入buffer要連接配接VREF電平。GTL+标準電路連接配接方式如下圖所示。
GTL+标準不需要VCCO，但GTLP_DCI标準需要連接配接1.5V的VCCO。其電路連接配接方式如下圖所示。
GTLP電平标準的具體參數如下表所示。
六、HSTL（High-SpeedTransceiver Logic）
HSTL電平标準即高速收發器邏輯電平标準，是一種通用目的的高速總線電平标準，由IBM首先提出，包括HSTL_I、HSTL_II、HSTL_III、HSTL_IV、DIFF_HSTL_I、DIFF_HSTL_II、DIFF_HSTL_III、DIFF_HSTL_IV等諸多版本。其1.5V和1.8V的标準有四個等級，Xilinx V5系列支援所有等級的1.5V和1.8V的标準，并支援差分版本的等級I和等級II。
HSTL Class I電平标準電路連接配接方式如下圖所示。
HSTLClass I電平标準的具體參數如下表所示。