關于PLD和宏單元

PLD（Programable Logic Device），即可程式設計邏輯器件，通俗的将就是一堆的邏輯門電路，在出廠後使用者根據實際的功能需要，對門電路進行組合，設計出滿足條件的電路子產品，其實作的功能是硬體上實作的，有點類似我們設計電路闆畫PCB調試後形成一個滿足條件的電路闆，隻是PLD更加友善，他是可以直接通過軟體修改晶片内部電路結構調試成滿足要求的電路；而我們經常接觸的單片機，雖然也可以實作相同的功能，但其是在核心通過指令軟體實作的，二者之間還是有差别的。

掃普拉斯的PSOC上有含通用數字子產品(UDB)，其中每個就是包含了2個PLD和一個資料通路。PLD可用于控制資料通路的操作和資料流，也可用作通用邏輯和狀态機。

資料通路是一個包含

        1、能提供8位功能（AND、OR、ADD、SUB、INC、DEC、XOR）、移位功能（左和右）以及

         2、能供資料隊列的兩個4位元組FIFO的定制子產品。

這些子產品也可以提供結合在一起提供16位、24位或32位功能。

參考連接配接：http://www.ednchina.com/ART_8800523060_18_35548_TA_748768a7_2.HTM

宏單元，是PLD的基本組成機關，不同産品對這種基本單元的叫法不同，如LE，MC，CLB，Slices等，但每個基本單元一般都包括兩部分，一部分實作組合邏輯，另一部分實作時序邏輯。各個廠家的定義可能不一樣。對ALTERA的晶片，每個基本單元含一個觸發器；對Xilinx的部分晶片，每個基本單元單元含兩個觸發器。一般不用“門”的數量衡量PLD/FPGA的大小，因為各家對門數的算法不一樣，象ALTERA和Xilinx對門的計算結果就差了一倍，推薦用觸發器的多少來衡量晶片的大小。如10萬門的Xilinx的XC2S100有1200個slices，即含2400個觸發器；5萬門的ALTERA的1K50則含2880個LE，即2880個觸發器。