关于PLD和宏单元

PLD（Programable Logic Device），即可编程逻辑器件，通俗的将就是一堆的逻辑门电路，在出厂后用户根据实际的功能需要，对门电路进行组合，设计出满足条件的电路模块，其实现的功能是硬件上实现的，有点类似我们设计电路板画PCB调试后形成一个满足条件的电路板，只是PLD更加方便，他是可以直接通过软件修改芯片内部电路结构调试成满足要求的电路；而我们经常接触的单片机，虽然也可以实现相同的功能，但其是在内核通过指令软件实现的，二者之间还是有差别的。

扫普拉斯的PSOC上有含通用数字模块(UDB)，其中每个就是包含了2个PLD和一个数据通路。PLD可用于控制数据通路的操作和数据流，也可用作通用逻辑和状态机。

数据通路是一个包含

        1、能提供8位功能（AND、OR、ADD、SUB、INC、DEC、XOR）、移位功能（左和右）以及

         2、能供数据队列的两个4字节FIFO的定制模块。

这些模块也可以提供结合在一起提供16位、24位或32位功能。

参考连接：http://www.ednchina.com/ART_8800523060_18_35548_TA_748768a7_2.HTM

宏单元，是PLD的基本组成单位，不同产品对这种基本单元的叫法不同，如LE，MC，CLB，Slices等，但每个基本单元一般都包括两部分，一部分实现组合逻辑，另一部分实现时序逻辑。各个厂家的定义可能不一样。对ALTERA的芯片，每个基本单元含一个触发器；对Xilinx的部分芯片，每个基本单元单元含两个触发器。一般不用“门”的数量衡量PLD/FPGA的大小，因为各家对门数的算法不一样，象ALTERA和Xilinx对门的计算结果就差了一倍，推荐用触发器的多少来衡量芯片的大小。如10万门的Xilinx的XC2S100有1200个slices，即含2400个触发器；5万门的ALTERA的1K50则含2880个LE，即2880个触发器。