晶片設計工程師是一群具有藝術氣質的思想家，他們匠心獨具，并且以沉着穩健的行事風格存在于各個團隊裡。同時這是一個更注重“靈感”和修養的行業，在東方文化環境下，又加了一絲“頓悟”。
為什麼要靈活設計
對于在晶片設計公司工作過的設計師來說，加班從來都是家常便飯，創新是永遠的主題。他們自然而然地會尋求，天底下是否有一條撒滿鮮花的舒适坦途？而對于企業來說，營運的效率是性命攸關的事情，時間就是生命，企業則也會去思考，如何能夠更加靈活高效的完成一個項目？
說到底，商業規律影響着企業和設計師生存空間，效率和品質是二者都必須面對的永恒的難題。
在開展一個晶片設計項目時，如果存在一種新型的工作方式，它可以令工程師們在1個月内完成通常需要3個月、甚至更多時間的工作，并且具有同樣的高品質。我們暫稱這種方式為“靈活設計”方法。
但是這種靈活設計方法是有條件限制的，因為它需要更早地規劃好項目日程，需要内部結構穩定的團隊，同時需要預留好相對的資源。我們無法讓一個個朝生夕滅的臨時項目系統化地靈活起來，且靈活設計的參與人員要有創業精神，不糾結于流程和職位級别，一切以推動項目進展為準則。
靈活設計價值觀
靈活設計的價值觀是：團隊要有良好的溝通互動、在每一步采用恰當的軟體、實時緊跟客戶需求、即使響應變化更改計劃。首要目标是高效，關鍵是要持續不斷地進行設計的更改調試，最終目的是不斷滿足客戶的标準。這就需要個體必須融入團體，迸發自己的設計激情，始終與其他成員溝通互動，利用團隊的力量，以最高的效率達成共同的目标。而傳統的設計模式，團隊中每個人的分工不同，首先進行使用者調研與市場調研，緊接着分析調研結果并進行總結，然後再進行設計、模型制作、模型測試，分析測試中存在的問題再進行完善，最終制作與調研結果相符的産品。 靈活設計的并行投入與并行産出
為了靈活起來，除了需要跨專業思考，了解上下遊的承接方法，還必須并行投入，這也是靈活設計的關鍵，并且會産生大量的困難。 并行投入在最初溝通即要求技術、設計、産品都必須同時參與業務溝通，前期溝通可以由産品或營運主導，在這個過程中不僅需要産品經理自己了解業務，更要讓後續的設計師和開發人員明白産品如此設計的原因和業務目标是什麼，這樣有利于後續協作者更早介入業務，更早思考起來，從技術、設計角度幫助産品貢獻創新思維，有時能事半功倍地達成業務目标。
産品規劃過程中，在不依賴互動體驗，純粹從技術角度，提出解決方案的前提下，使用者體驗設計根據業務需求，從使用者視角開始進行前期使用者體驗模拟設計，并及時提供給産品、技術參考，技術根據業務需求産生基礎解決方案，使用者體驗設計與技術均不用太過精細，隻需提供完整的大緻解決方案即可，這在設計中表現為“低保真的互動稿”。角色的互動使得産品、使用者體驗設計和技術在提供方案的同時，協作方也彼此獲得對方的初步解決方案，并實時調整自己的對應方案，最終設計出帶互動設計的、在技術實作上論證可行的、有解決方案的産品。這樣産品在推出時技術和使用者體驗進度就已經開始未雨綢缪了。
靈活設計強調“make a real change”而不是“make a report”，頻繁的測試與修改是靈活設計的首要原則。
晶片設計領域中靈活設計産品—Convey
Convey是一款為平頭哥晶片設計團隊輕松解決晶片後端設計的靈活設計産品。
Convey設計系統适合于所有從事晶片設計的團隊，它将RTL-to-GDSII 産品驗證流程與有效提升設計效率的特性相結合，在進行晶片開發時很大程度地降低了設計過程中的設計風險。
Convey = 設計專家+ 設計系統
Convey設計系統主要由Full-chip 設計流程管理系統、設計資料庫管理系統、運作時間管理系統和全局設定管理控制系統，四個關鍵系統組成。
傳統的設計流程是一種one time active，靈活設計則是一種持續适應變化的設計流程。
Full-chip 設計流程管理系統
CONVEY設計系統的Full-chip 設計流程管理系統特點在于整合了一套靈活的、完全內建的RTL-to-GDSII設計流程，而且這套設計流程是來自多家全球頂尖IC設計公司的幾十年工程設計經驗和技術積累。
Full-chip 設計流程管理系統包含了各種先進的設計方法實作技術，包括進階的低功耗設計技術、先進時鐘網絡設計技術和大規模階層化設計等諸多先進設計技術和方法，這些技術能夠支撐菜鳥級晶片設計團隊進行大型複雜的晶片設計工程，同時進行靈活的不同技術層次的設計工作，順利并按時地完成設計任務。
Full-chip 設計流程管理系統能夠根據設計要求，自動實作設計流程配置和順序執行。其自動并連續完成設計環節期間，工程師可以随時根據實際情況進行設計思路調整，并輸入到Full-chip 設計流程管理系統中，CONVEY即按修改設定執行，這樣能有效地提升設計團隊的工作效率。
Full-chip 設計流程管理系統的流程能夠将引入的新工藝風險降到最低，使工程師能夠專注于完成設計。Full-chip 設計流程管理系統的設計流程全面性可以讓設計團隊能夠快速行動，通過最為經濟的方法把項目啟動起來。
設計資料庫管理系統
大型設計團隊所面臨的挑戰之一就是如何統一使用來自多方面的技術資料和IP，而不出現不同設計小組所使用的設計資料不一緻的問題。
CONVEY具有設計資料庫管理系統，通過預先驗證流程中所具備的技術檔案和程式庫，設計團隊就能夠在啟動一個晶片設計項目，并保證使用統一的設計資料。晶片設計過程中無需手動配置各設計環節的資料來源，Full-chip 設計流程管理系統會根據設計資料庫管理系統的資訊自動調用正确的對應資料。
同時，當設計資料中途出現更改後，例如影響到晶片生産的因素，金屬填充密度、片上時序偏差等，隻需要重新運作設計資料庫管理系統更新資料庫資訊即可，無需通知設計工程師其更新細節，所使用的設計資料會自動更新，這樣整個設計過程不會出現停頓。
運作時間管理系統
CONVEY設計系統還包含一個運作時間管理系統，該系統可根據參數配置自動執行設計流程中所有的任務，以提升設計團隊的工作效率。
運作時間管理系統是一個基于圖形使用者界面操作最多的應用，工程師在晶片設計過程中能夠很容易實作設計流程參數的建立與确認，以及通過菜單界面來修改流程。
利用時間管理系統，可以在設計過程中同時監控多個設計子產品的運作狀态，同時設計工程師可以通過每一個設計步驟的運作報告來更容易地調試前後流程中所存在問題。
時間管理系統通過批處理模式，使一個子產品或整個晶片的設計完全自動化，24小時不間斷運作。
全局設定管理控制系統
CONVEY設計系統的最後一個關鍵部件就是全局設定管理控制系統，它用于設定CONVEY的全局參數。全局參數包括系統資源(如運作時間、CPU和記憶體預設使用大小)、設計階段定義和特殊設計資料需求定義等相關的全局參數進行設定，使CONVEY設計系統更合理更充分地利用人力和計算資源。
總結
Cadence公司全球副總裁石豐瑜表示：EDA軟體要從自動化演變為智能化，Cadence參與的人工智能EDA計劃就是希望實作無人晶片設計。 現在的情況是，機器人将持續取代制造業的人力，最終，人工智能也可能帶走許多高度技能的工作，這些技術的出現是否隻會加速某些工作的消逝？如果無人晶片設計實作了也就是電子設計智能化的實作，是晶片設計未來的大勢所趨！
本文作者：二師兄
點選檢視原文