原理图中设计了不同容值和数量的电容，也是考虑去耦半径的影响，那么这些数量的电容在PCB布局中该如何放置？
查阅相关文献，影响去耦电容去耦半径的因素包括频率、电源地平面阻抗、电源地平面厚度、电源地平面间介质的介电常数、电容值和等效串联电感等，其中电源地平面阻抗对去耦电容去耦半径的影响最为显著。PCB中叠层设计、过孔放置都对电源地平面阻抗产生不同的影响，引入一系列不同的寄生参数，导致阻抗变化、谐振频率发生偏移等等。
讨论电容去耦半径中计算了谐振频率发生条件，实际工程中电容的放置、走线、过孔都会影响谐振频率。PCB布局走线电容通常会在焊盘处拉出走线通过一个或多个过孔到电源地平面，在高速信号中走线和过孔都会有寄生电感等参数。
电容到负载点、过孔、焊盘产生的寄生电感以过孔的寄生电感影响最大，其寄生电感可通过公式进行估算：
其中，L为寄生电感，单位nH；h为过孔长度，单位inch；d为过孔直径，单位inch；1inch=1000mil=2.54cm=25.4mm。由公式可知，过孔长度越长，寄生电感越大；直径越大，寄生电感越小。
电容走线出来至少有两个过孔，其等效寄生电感呈串联，为了能减小等效寄生电感可增加并联过孔，不过这需取决于布局和生产工艺。电感串联其总电感量增加，如下公式：
假如其他条件不变，电感L增大，焊接安装在PCB上电容自谐振频率减小，对高频段的去耦效果将会被减弱。基于以上分析，在PCB布局走线中采取措施减小寄生电感，从电容布局走线过孔方向进行优化，常有从焊盘走一小段走线通过不同的过孔进入电源平面和地平面。
如下图所示，对IC引脚去耦时，尽可能缩短焊盘和去耦电容之间走线长度，走线过长会引入额外的寄生电感，从而使去耦电容的总电感增大，如上述公式计算，额外的寄生电感的增加会使谐振频率变低，影响电容的去耦特性，使有效滤去噪声的频率范围偏离谐振频率点。
去耦电容与IC管脚共用地孔或电源孔，对于改善去耦效果是有好处的，目的是不增加走线的长度，如下图所示。
常有IC采用较多去耦电容并联，对于BGA类IC一般都采用平面去耦的方式，其目标也需采取措施尽可能缩短走线长度。在平面去耦中IC电源引脚和地引脚并不是直接相邻，去耦电容的位置和过孔放置紧邻IC电源引脚，电源与地引脚通过电源平面与地平面与去耦电容的两端相连。
BGA类IC电源引脚和地引脚数量众多，很多时候无法满足每个引脚上都有一个去耦电容，一般在一个区域范围布置一个或几个去耦电容同时给几个电源引脚去耦。结合上篇推文电容的去耦电容讨论,在去耦电容布局时，小容值的电容靠近IC引脚，大容值可距离IC稍远，各个规格的去耦电容均匀对称布置在IC四周，可使IC所在区域的电源均匀去耦，也可使其内部电流产生的磁通相互抵抵消，从而降低去耦电容引线电感的影响。
如上图所示，具有电源平面和地平面间距小的多层板，重点考虑去耦电容与IC管脚间连线通过的路径，过孔数、穿过的层数等，是否会引入过多的电感。若IC放置层与地层更近，则去耦电容应放置更靠近电源引脚；若IC放置层与电源层更近，则去耦电容应放置更靠近接地引脚。
综合分析，放置过孔的思想是尽可能减小电流环路面积，从而减小寄生电感。如图所示常见的几种电容放置过孔方式。
以上几种走线方式总结：
1、 焊盘走线连接过孔的出现过长，从而导致引入过大的寄生电感；
2、 在焊盘端点处打孔，电流回路面积明显减小，走线寄生电感随之减小；
3、 进一步减小电流回路面积，过孔打在焊盘侧面；
4、 并联过孔，焊盘采用敷铜方式，进一步减小寄生电感；
5、 焊盘上直接打过孔使寄生电感达到最小，但此方式会受到制成和生产方式影响，使用需综合评估。