//
功能描述：通过按键，控制相应引脚电平，进而控制LED的闪烁
作 者：曾义和
时 间：2014年9月5日
//
首先在Quartues中新建工程，建议工程名和顶层模块保存。根据已有FPGA板子选择适当型号，建立工程。
verilog 代码：
module Button(
input wire Button_Led,
input wire Clock,
output reg Led
);
always @( posedge Clock ) begin
if ( !Button_Led )begin
Led = 1;
end
else begin
Led = 0;
end
end
endmodule
运行分析和综合、如果有错误则需要在此进行调试，如果运行无误，继续下一步
综合完成之后，根据开发板手册，对相应引脚进行绑定。以按键SW3011为例：
如果有复杂的信号，我们可以利用逻辑分析仪抓取想要的信号。
之后可以进行综合、布局布线等，完成之后如果没有报错，生成sof文件即可加载到FPGA中，实现所需求的功能。
烧写完成以后，就可以查看是否实现该功能了。
这样就通过小的实例，实现了解FPGA的基本流程。同样，也可在波形文件中实时查看相关信号的变化。
在按钮按下的时候，产生低电平，经过一个时钟周期，led获得高电平，实现了点亮。