//
功能描述：通過按鍵，控制相應引腳電平，進而控制LED的閃爍
作 者：曾義和
時 間：2014年9月5日
//
首先在Quartues中建立工程，建議工程名和頂層子產品儲存。根據已有FPGA闆子選擇适當型号，建立工程。
verilog 代碼：
module Button(
input wire Button_Led,
input wire Clock,
output reg Led
);
always @( posedge Clock ) begin
if ( !Button_Led )begin
Led = 1;
end
else begin
Led = 0;
end
end
endmodule
運作分析和綜合、如果有錯誤則需要在此進行調試，如果運作無誤，繼續下一步
綜合完成之後，根據開發闆手冊，對相應引腳進行綁定。以按鍵SW3011為例：
如果有複雜的信号，我們可以利用邏輯分析儀抓取想要的信号。
之後可以進行綜合、布局布線等，完成之後如果沒有報錯，生成sof檔案即可加載到FPGA中，實作所需求的功能。
燒寫完成以後，就可以檢視是否實作該功能了。
這樣就通過小的執行個體，實作了解FPGA的基本流程。同樣，也可在波形檔案中實時檢視相關信号的變化。
在按鈕按下的時候，産生低電平，經過一個時鐘周期，led獲得高電平，實作了點亮。