CPU的实质包括运算器和控制器。
一旦程序进入存储器后,就可由计算机自动完成取指令和执行指令的任务,控制器就是专用于完成此项任务的,它负责协调并控制计算机各部件执行程序的指令序列,其基本功能是取指令、分析指令、执行指令。
1、取指令
控制器必须具备能自动的从存储器中取出指令的功能。
2、分析指令
其一、分析此指令要完成什么操作,即控制器需发出什么操作命令。
其二、分析参与这次操作的操作数地址,即操作数的有效地址
3、执行指令
执行指令就是根据分析指令产生的操作命令和操作数地址的要求,形成操作控制信号序列,通过对运算器、存储器和I/O设备的操作,执行每条指令。
CPU中的寄存器分为两大类:一类是属于用户可见寄存器;另一类属于控制和状态寄存器;
用户可见寄存器:
1、通用寄存器
2、数据寄存器
3、地址寄存器
4、条件码寄存器
控制和状态寄存器:
1、MAR:存储器地址寄存器
2、MDR:存储器数据寄存器
3、PC:程序计数器
4、IR:指令寄存器
控制单元和中断系统
控制单元CU是提供完成计算机全部指令操作的微操作命令序列部件。
指令周期
CPU每取出并执行一条指令所需的全部时间称为指令周期。
包括取指周期和执行周期。
一个完整的指令周期包括取指、间址、执行和中断4个自周期,这4个周期又称为CPU的工作周期。
指令周期的数据流
1、取指周期的数据流
2、间址周期的数据流
3、执行周期的数据流
4、中断周期的数据流
指令流水
1、提高器件的性能
2、改进系统的结构,开发系统的并行性
指令流水的原理
把指令的处理流程分为取指令和执行指令两个阶段,在不采用流水技术的计算机里,取指令和执行指令是周而复始的重复出现,各条指令按顺序串行执行的。
两条指令重叠,就是指令的二级流水。
指令处理过程分解为更细的几个阶段:
1、取指(FI)
2、指令译码(DI)
3、计算操作数地址(CO)
4、取操作数(FO)
5、执行指令(EI)
6、写操作数(WO)
影响流水线性能的因素
结构相关、数据相关、控制相关
结构相关
是当指令在重叠执行过程中,不同指令争用同一功能部件产生资源冲突时产生的,故又有资源相关之称。
数据相关
数据相关是流水线中的各条指令因重叠操作,可能改变对操作数的读写访问顺序,从而导致了数据相关冲突。
控制相关
主要是由转移指令引起的。
流水线的性能
1、吞吐率
2、加速比
3、效率
流水线中的多发技术
1、超标量技术
2、超流水线技术
3、超长指令字技术
流水线结构
1、指令流水线结构
2、运算流水线
中断系统
1、引起中断的各种因素
人为设置的中断
程序性事故
硬件故障
I/O设备
外部事件
中断请求标记和中断判优逻辑
1、中断请求标记
为了判断是哪个中断源提出了请求,在中断系统中必须设置中断请求标记触发器,简称中断请求触发器,记作INTR。
2、中断判优逻辑
硬件排队
软件排队
中断服务程序入口地址的寻找
1、硬件向量法
2、软件查询法
中断响应
1、响应中断的条件
2、响应中断的时间
3、中断隐指令
保护程序断点
寻找中断服务程序的入口地址
关中断
中断屏蔽技术
1、多重中断的概念
2、实现多重中断的条件
提前设置“开中断”指令
优先级别高的中断源有权中断优先级别低的中断源
3、屏蔽技术
屏蔽触发器与屏蔽字
屏蔽技术可改变优先等级
屏蔽技术的其他作用
4、多重中断的断点保护