新思科技推全栈AI加速EDA套件：加速2nm芯片开发，大降设计成本

芯东西4月2日消息，据AnandTech报道，美国芯片软件设计工具巨头新思科技（Synopsys）推出了业界首个全栈式人工智能驱动的电子设计自动化（EDA）工具套件Synopsys.ai，涵盖了芯片设计从架构到设计和实现到制造的所有阶段。

该套件有望从根本上缩短芯片开发时间，并降低设计成本、提高产量、增强芯片性能。这套工具将对在前沿节点（如5nm、3nm、2nm级等）制造的芯片组起到缩短开发时间，保持甚至降低芯片开发成本的作用。

一、芯片开发成本超10亿美元，软件成本占40%

随着芯片设计的复杂性增加及工艺技术的不断迭代。其设计和制造成本上升到前所未有的水平。设计一颗复杂的7nm芯片成本约为3亿美元，其中包括约40%的软件费用。根据国际商业战略（IBS）的估计，一颗5nm芯片包括软件的设计成本超过5.4亿美元。一个复杂的3nm GPU的开发成本约为15亿美元，包括约40%的软件费用。

▲芯片开发成本（图源：AnandTech）

传统的半导体设计方法存在的弊端也许是芯片开发成本急剧上升的原因之一。它需要数百名工程师和数千台服务器在几年内对架构、结构、逻辑和布局设计进行开发和模拟。同时，每个设计阶段对于芯片质量好坏都至关重要，但这些任务在本质上是反复的、耗时的。

由于这个原因，随着芯片变得越来越复杂，半导体公司不能随意把有限的员工中大批工程师分配到某个任务中，故每次设计花费的时间也越来越长。

▲传统“瀑布式”芯片设计方法（图源：AnandTech）

瀑布式方法几乎排除了后向流动，从成千上万可能的布局设计中选择一个，对架构设计几乎没有影响。因此，避免效率低下导致成本高于预期、性能低于预期、功耗高于预期的唯一方法就是让不同的设计团队在各个阶段更紧密地合作。然而，随着设计周期的延长，这变得更加困难。

5nm和3nm芯片的制造成本也明显高于上一代芯片的成本。最新的制造工艺需要广泛使用极紫外光刻技术和更昂贵的原材料（如光掩膜的胶粒、抗蚀剂等）。因此，对于芯片开发商来说，实现接近完美的设计和更低的成本变得更加关键。

总体说来，半导体行业如今面临着几个挑战，分别是缩短开发时间，保持甚至降低芯片开发成本，并确保可预测的制造成本。在该行业面临高技能工程师不足的情况下，所有情况都要考虑到，这就是Synopsys.ai EDA套件发挥作用的地方。

二、Synopsys软件套件可用于芯片设计全阶段

Synopsys.ai全栈EDA套件由三个关键应用组成：用于芯片设计的DSO.ai；用于功能验证的Synopsys VSO.ai；用于硅测试的TSO.ai。该套件旨在利用CPU和GPU加速的机器学习和强化学习，加快迭代耗时的芯片设计阶段。

▲Synopsys软件所覆盖阶段（图源：AnandTech）

新思科技推出由AI驱动的DSO.ai已经有两年时间了，到目前为止，已经使用该EDA工具完成了100多项设计。

新思科技的软件套件可用于所有芯片设计阶段，包括模拟、设计捕获、IP验证、物理实现、签核、测试和制造。该公司希望用人工智能快速跟踪所有设计阶段。

三、人工智能最快找到最优方案，帮助提高微架构开发能力

经验丰富的工程师通常会开发微架构，这个阶段被许多人认为是技术和艺术的交叉点。事实上，微架构的开发也相当快。新思科技认为这个阶段可以用人工智能来加速和改进，因为机器与人不同，机器可以快速估计最有效的架构参数和数据路径。

新思科技电子设计自动化部（EDA）总经理Shankar Krishnamoorthy指出：“开发芯片的整个过程是从芯片的架构开始的，要考虑很多方面。缓存需要多大的空间？计算机和内存之间有什么样的接口？应该考虑什么样的内存配置，这些会产生很多的选择，一个架构专家会迅速探索这些选择，然后汇聚到什么是正确的参数来实现芯片设计。这个过程可以通过人工智能来快速探索解决方案并产生一个更好的结果。”

在有经验的架构师短缺的情况下，使用人工智能进行微架构探索可以提高公司的微架构开发能力。

Krishnamoorthy还说：“在已经有一个专家的情况下，人工智能确实是一个好助手。现代人工智能技术通过使用奖励和惩罚机制，在一个非常大的参数空间中选择更合适的架构。最终会呈现出几个选择方案（如功率和性能之间的权衡），架构师可以从中挑选出最适合的工作负载选择。”

四、加快验证IP过程，VSO.ai可提高30%验证生产率

功能和IP验证是一个占用大量时间的芯片设计步骤。芯片设计者需要单独测试每个IP，并确保其功能正确，然后再将其集成，当多个IP组合在一起时，验证的复杂性也会成倍增加。同时，每个单独的IP实现高水平的测试覆盖率是至关重要的。

▲VSO.ai功能（图源：AnandTech）

现在，验证IP的常用方法是由设计者创建一个反映其验证策略的测试基准，然后，在传统模拟器的帮助下，使用传统的仿真技术对该测试基准进行仿真，如约束性随机仿真。更快实现特定IP的高目标覆盖率是Synopsys VSO.ai可以解决的一个挑战，这也是Synapsys.ai的一部分。

新思科技的EDA小组负责人称：“通过将强化学习等技术深入到模拟引擎中，可以实现IP 99%的覆盖率，同时可以在更短的时间内实现目标覆盖率。Synopsys VSO.ai软件既可以扩大目标覆盖面，又可以加快IP验证过程。”

Takahiro Ikenobe是日本半导体芯片巨头瑞萨科技共享研发核心IP部门的IP开发总监，他说：“由于设计复杂性的上升，芯片设计使用传统技术来满足质量和上市时间的限制正在变得困难。使用Synopsys VSO.ai的人工智能驱动验证，我们在减少功能覆盖孔方面取得了高达10倍的改进，IP验证生产率也提高了30%，这表明人工智能有能力帮助我们应对日益复杂的设计带来的挑战。”

五、快速完成布局和绕线，DSO.ai设计芯片数高达170个

在现实世界中完成复杂的芯片设计是非常困难的。虽然EDA工具负责芯片设计的流程，但仍然需要熟练的人类工程师完成芯片布局规划、绕线，利用他们的经验来创造高效的设计。

尽管有经验的工程师工作速度很快，但他们的能力有限，无法在合理的时间范围内快速评估数以百计的设计方案，探索所有潜在的组合，并模拟数十甚至数百种不同的布局以确定最佳设计。通常他们会采用最优的方法，但这些方法对于在特定生产节点上制造的特定芯片来说可能并不是最有效的方法。

▲DSO.ai功能（图源：AnandTech）

DSO.ai等平台不需要模拟所有可能的芯片布局和绕线方式，而是利用人工智能来评估架构选择、功率和性能目标等所有组合，然后模拟不同的布局，在短时间内找到符合预期性能、功率、面积和成本（PPA）组合的布局。

在模拟环节去模拟一个现实中的CPU、GPU是相当难完成的。传统上，芯片设计师使用基于CPU或FPGA的大型机器来模拟未来的芯片。不过，新思科技为这些工作负载应用了GPU加速，并获得了数倍的性能提升。

Krishnamoorthy说：“如果我们看一下分立存储器的设计，如DRAM或NAND闪存，这些都是非常大的电路，需要对电气正确性、物理正确性进行模拟，还要考虑到压力、IR下降所有其他类型的影响。这些非常大的离散存储器结构的模拟是非常耗时的。这是一个我们已经成功应用GPU加速的领域，以加速模拟这些大型电路所需时间的数倍加速。”

新思科技发布的DSO.ai工具可以用来设计模拟电路，这些电路随着每个新节点而扩展设计。

“如果在不改变电路的前提下，采取PLL或任何其他类型的模拟电路，从7nm迁移到5nm或5nm迁移到3nm，将电路从一个节点迁移到另一个节点的过程，对于自动化和人工智能的应用来说是成熟的。因此，这是我们应用人工智能加速这一过程的另一个领域，并大大减少迁移模拟电路所需的努力和时间。”新思科技的高管解释说。

新思科技称，类似的人工智能能力可以简化在不同代工厂或工艺节点之间转移芯片设计的任务。然而，值得考虑的是，复杂的设计的功率、性能和面积特性（PPAc）是为特定节点定制的。目前仍不确定人工智能是否能有效地将这样的设计从一个代工厂迁移到另一个代工厂，同时保留所有的关键特性。

新思科技提供DSO.ai平台已经有几年的时间了，到目前为止，已有约170个使用这种EDA工具设计的芯片已经完成。Krishnamoorthy说：“我们在一月份已完成了100个芯片的设计，现在已经接近170个了，在客户群中采用这种基于人工智能的物理设计的速度真的很快。”

六、TSO.ai帮助降低测试成本和时间，测试芯片模式减少超20%

芯片实现和生产后，芯片设计者需要验证一切工作正常，这个过程有点类似于IP验证。芯片被插入测试器设备中，并运行特定的测试模式，以确认芯片是否正常运行。因此，测试一个SoC（片上系统）或一个实际系统所需的模式数量是产品工程部门主要关注的内容。

▲TSO.ai功能（图源：AnandTech）

Synopsys TSO.ai工具旨在帮助半导体公司生成正确的测试模式，将其必须运行的模式数量减少20%至30%，并加快硅测试/验证阶段的速度，然后用相同的测试序列来测试所有大规模生产的芯片，以确保其功能正常。测试阶段的持续时间直接影响到成本，所以它特别关键，尤其是对于大批量的零件。

新思科技的高管说：“我们已经展示了人工智能如何将测试芯片所需的模式总数大大减少，可以减少20%到30%的测试模式。可以直接转化为测试成本和测试人员的时间，这对新思科技来说是一件大事。”

七、人工智能设计芯片，可降低工程成本和计算成本

在芯片设计中使用人工智能可以加快其上市时间，并大大降低开发和生产成本。新思科技称，现在复杂芯片的硬件开发成本达到3.25亿美元（5nm）-9亿美元（3nm），根据具体的设计，该公司正在寻找能降低30%-40%成本的方法。

新思科技称，通常情况下，工程成本约占芯片设计成本的60%，而计算成本约占40%，人工智能可以用来降低这两种成本。

Krishnamoorthy称，当一个成熟的公司设计新的芯片时，其中包括30%到40%的新IP和60%到70%的成熟IP。传统上，许多工程师会将60%-70%的IP进行小幅度修改后从上一个节点迁移到下一个节点。然而，这是一种低效的资源利用。通过利用人工智能将以前的学习成果应用到下一代，完成这些增量块所需的时间和资源可以大大减少，使人类工程师加快进程。

当涉及到新的IP时，工程师确定架构和实施的最佳方式时可能具有挑战性和不确定性，通常每个IP模块至少需要一名工程师。这种方法会影响到项目所需的人数。然而，利用人工智能作为助手可以帮助工程师快速探索和学习新的设计和架构，以确定实施、验证和测试的最佳策略。这可以大大减少新IP模块所需的投资。

更广泛地部署DSO.ai、VSO.ai和TSO.ai可以通过实现EDA工具的更智能运行来降低芯片设计计算成本。与其依靠试错法和随机模拟各种电路，这些公司不如利用有针对性的人工智能运行来实现类似的结果能减少计算成本。

新思科技将芯片设计的一些工作交给支持人工智能的EDA工具，这可以大大降低工程团队的负担，使他们腾出时间和精力来开发新功能，增强产品的差异性，或设计更多的芯片。

该公司透露，顶级的芯片设计公司已经在使用Synopsys.ai，尽管目前还不是所有的芯片都在人工智能的协助下设计。Synapsys.ai软件套件大多依靠CPU加速人工智能，虽然像大型电路模拟这样的选择可以使用GPU加速，但大部分工作负载都在英特尔CPU上运行。

结语：新思科技研发新款EDA工具，提升芯片设计效率降低成本

新思科技研发的Synopsys.ai可以覆盖芯片设计的所有阶段。

机器学习和强化学习可用于如设计空间探索、验证覆盖、回归分析和测试程序生成等耗时和反复的设计阶段，有望降低设计成本、降低生产成本、提高产量、提升性能并缩短上市时间。新思科技的这套工具对将在先进制程如5nm、3nm、2nm级以上制造的芯片有很大用处。

来源：AnandTech