智東西（公衆号：zhidxcom）文 | lina
智東西8月21日美國矽谷報道，賽靈思首屆創新日（innovation day）正在美國矽谷舉行當中。在創新日的前一晚，賽靈思正式推出了“有史以來”最大容量的fpga晶片——virtex ultrascale+ vu19p，智東西也在現場第一時間看到了這塊晶片的實物，并了解到更多性能與參數資訊。
賽靈思這片vu19p晶片不僅尺寸、容量都非常巨大，而且與前幾天美國創企cerebras拿出的全球最大巨型晶片相比，它有着更大的産業意義。
vu19p采用16nm工藝，基于arm架構，擁有350億顆半導體，還擁有史以來單顆晶片最高邏輯密度、最大i/o數量（900萬個系統邏輯單元、2072個使用者i/o接口），用于目前最先進的ai晶片、5g晶片、汽車晶片的仿真與原型設計，2020年秋天上市。
在正在舉行的賽靈思首屆創新日（innovation day）上，賽靈思cto兼進階副總裁ivo bolsens、副總裁ken chang、首席技術官辦公室進階總監patrick lysaght等一衆技術大咖還會對賽靈思acap架構、資料處理與擴充系統架構的未來發展方向、半導體/封裝/互聯發展等話題進行進一步解讀，智東西也将在現場第一時間發回報道。
▲賽靈思測試測量仿真進階市場總監hanneke krekels和賽靈思virtex ultrascale+系列進階産品線經理mike thompson
賽靈思virtex ultrascale+系列進階産品線經理mike thompson說，現在市面上所有最尖端的晶片在流片前都需要用fpga晶片進行仿真與原型設計，vu19p正是為此而生，它是一款“chip maker’s chip”（為晶片制造商打造的晶片）
vu19p還可以支援各種複雜的新興算法，比如人工智能、機器學習、視訊處理、傳感器融合等。賽靈思産品線市場營銷與管理進階總監sumit shah表示，vu19p不僅能幫助開發者加速硬體驗證，還能助其在asic或soc可用之前就能提前進行軟體內建。
除了硬體技術之外，賽靈思還提供vivado設計套件，并為使用者提供工具流和ip支援，讓晶片制造商其在晶片可用之前就能進行軟體內建，降低成本、減輕流片風險、提高效率并加速産品上市程序。
在具體參數方面，vu19p內建了16個arm cortex-a9 cpu，擁有900萬個系統邏輯單元、每秒1.5 terabit的ddr4存儲器帶寬、每秒4.5 terabit的收發器帶寬、以及2072個使用者i/o接口。
據賽靈思表示，賽靈思是全球三代“最大容量”fpga記錄的保持者——第一代是 2011年的virtex-7 2000t，第二代是2015年的virtex ultrascale vu440，第三代是如今2019年的virtex ultrascale+ vu19p。
相比上一代“冠軍”——20nm的ultrascale 440 fpga——新一代vu19p将容量擴大了1.6倍，同時也讓系統能耗降低了60%。
vu19p的i/o接口數量和帶寬也是前代産品的1.4倍，友善使用者實作可擴充性、調試和實際驗證。
同時，vu19p還擁有80個28g收發器，能夠應用于高端口密度測設裝置，支援最新的接口标準驗證系統設計與驗證。
現在市面上所有最尖端的晶片在流片前都需要用fpga晶片進行仿真與原型設計，是以，賽靈思推出的這款vu19p正是為晶片制造商打造的，它能夠支援更複雜的ai、5g、汽車、視覺算法，同時還能支援更大規模的asic/soc設計需求。
随着目前晶片制造技術越來越尖端、晶片設計越來越複雜，晶片設計廠商的前期成本飙升，流片風險也進一步提高，對于降低晶片成本/降低流片風險/縮短上市時間的需求将會進一步爆發。