台積電三表示，一種名為“A16”的新型晶片制造技術将于 2026 年下半年投入生産，與長期競争對手英特爾展開對決——誰能制造出世界上最快的晶片。
台積電是全球最大的先進計算晶片合同制造商，也是 Nvidia 和蘋果的主要供應商，台積電在加利福尼亞州聖克拉拉舉行的一次會議上宣布了這一消息，台積電高管表示，人工智能晶片制造商可能是該技術的首批采用者，而不是智能手機制造商。
分析師告訴路透社，周三宣布的技術可能會讓人對英特爾在 2 月份聲稱的将超越台積電，采用英特爾稱之為“14A”的新技術制造世界上最快的計算晶片的說法提出質疑。
台積電業務發展進階副總裁Kevin Zhang告訴記者，由于人工智能晶片公司的需求，該公司開發新的 A16 晶片制造技術的速度比預期更快，但沒有透露具體客戶的名稱。
張說，人工智能晶片公司“真的希望優化他們的設計，以獲得我們擁有的每一盎司性能”。
張說，台積電認為不需要使用ASML的High NA EUV光刻機用于建構 A16 晶片的新型“高 NA EUV”光刻工具機。英特爾上周透露，它計劃成為第一個使用這些機器（每台售價 3.73 億美元）來開發其 14A 晶片的公司。
台積電還透露了一項從晶片背面為計算機晶片供電的新技術，有助于加快AI晶片的速度，并将于2026年推出。英特爾已經宣布了一項類似的技術，旨在成為其主要競争優勢之一。
台積電表示，随着台積電行業領先的 N3E 技術現已投入生産，N2 也有望在 2025 年下半年投入生産，台積電推出了 A16，這是其路線圖上的下一個技術。A16 将把台積電的 Super Power Rail 架構與其納米片半導體結合起來，計劃于 2026 年生産。它通過将前端布線資源專用于信号來提高邏輯密度和性能，使 A16 成為具有複雜信号路線和密集電力傳輸網絡的 HPC 産品的理想選擇。與台積電的N2P工藝相比，A16将在相同Vdd（正電源電壓）下提供8-10%的速度提升，相同速度下功耗降低15-20%，并為資料中心産品提供高達1.10倍的晶片密度提升。
分析師表示，這些公告讓人對英特爾聲稱将重新奪回世界晶片制造桂冠的說法産生了質疑。
分析公司 TechInsights 副主席丹·哈奇森 (Dan Hutcheson) 在談到英特爾時表示：“這是有争議的，但從某些名額來看，我認為他們并不領先。”但 TIRIAS Research 負責人 Kevin Krewell 警告稱，英特爾和台積電的技術距離傳遞技術還需要數年時間，需要證明真正的晶片與其主題演講相比對。
據報道，台積電的新技術在北美的技術會議上宣布的，據介紹，這是公司在北美舉辦的第三世界會議。據相關報道，公司在會議上還公布了以下技術：
TSMC NanoFlex 納米片半導體創新：台積電即将推出的 N2 技術将與 TSMC NanoFlex 一起推出，這是該公司在設計技術協同優化方面的下一個突破。TSMC NanoFlex 為設計人員提供了 N2 标準單元（晶片設計的基本構模組化塊）的靈活性，短單元（short cells）強調小面積和更高的功率效率，而高單元(tall cells)則最大限度地提高性能。客戶能夠在同一設計子產品中優化短單元和高單元的組合，調整其設計以實作其應用的最佳功耗、性能和面積權衡。
N4C 技術：台積電宣布推出 N4C，将台積電的先進技術推向更廣泛的應用領域，它是 N4P 技術的延伸，可降低高達 8.5% 的晶片成本，且采用成本低，計劃于 2025 年量産。N4C 提供面積高效的基礎IP 和設計規則與廣泛采用的 N4P 完全相容，通過減小晶片尺寸而提高産量，為價值層産品遷移到台積電的下一個先進技術節點提供了經濟高效的選擇。
CoWoS 、SoIC 和晶圓系統 (TSMC-SoW)：台積電的基闆晶圓上晶片 (CoWoS ) 允許客戶封裝更多處理器核心和高帶寬記憶體，成為人工智能革命的關鍵推動者(HBM) 并排堆疊在一個中介層上。與此同時，我們的內建晶片系統 (SoIC) 已成為 3D 晶片堆疊的領先解決方案，客戶越來越多地将 CoWoS 與 SoIC 和其他元件搭配使用，以實作最終的系統級封裝 (SiP) 內建。
借助晶圓系統，台積電提供了一種革命性的新選項，可在 300 毫米晶圓上實作大量晶片，提供更強的計算能力，同時占用更少的資料中心空間，并将每瓦性能提高幾個數量級。台積電的首款 SoW 産品是一種基于內建扇出 (InFO) 技術的純邏輯晶圓，現已投入生産。利用 CoWoS 技術的晶圓上晶片版本計劃于 2027 年準備就緒，能夠內建 SoIC、HBM 和其他元件，以建立強大的晶圓級系統，其計算能力可與資料中心伺服器機架甚至整個伺服器相媲美。伺服器。
矽光子內建：台積電正在開發緊湊型通用光子引擎（COUPE）技術，以支援人工智能熱潮帶來的資料傳輸爆炸式增長。COUPE 使用 SoIC-X 晶片堆疊技術将電氣晶片堆疊在光子晶片之上，進而在晶片間接口處提供最低的阻抗，并且比傳統的堆疊方法具有更高的能效。台積電計劃在 2025 年使 COUPE 獲得小型可插拔産品的資格，然後在 2026 年作為共封裝光學器件 (CPO) 內建到 CoWoS 封裝中，将光學連接配接直接引入封裝中。
汽車先進封裝：在2023年推出N3AE“Auto Early”工藝後，台積電通過将先進矽與先進封裝相內建，繼續滿足汽車客戶對更強計算能力的需求，滿足高速公路的安全和品質要求。台積電正在開發适用于進階駕駛輔助系統 (ADAS)、車輛控制和車輛中央計算機等應用的 InFO-oS 和 CoWoS-R 解決方案，目标是在 2025 年第四季度之前獲得 AEC-Q100 2 級資格。
參考連結
https://www.reuters.com/technology/tsmc-says-a16-chipmaking-technology-will-start-production-late-2026-2024-04-24/
https://finance.yahoo.com/news/tsmc-celebrates-30th-north-america-193000053.htm
來 源 | 半導體行業觀察（ID：icbank）綜合
☞商務合作：☏ 請緻電 010-82306118 / ✐ 或緻件 [email protected]