FLASH高速PCB布局布線設計指南
目前Flash主要有兩種NOR Flash和NADN Flash
NOR Flash的讀取和我們常見的SDRAM的讀取是一樣，使用者可以直接運作裝載在NOR FLASH裡面的代碼，這樣可以減少SRAM的容量進而節約了成本。
NAND Flash沒有采取記憶體的随機讀取技術，它的讀取是以一次讀取一塊的形式來進行的，通常是一次讀取512個位元組，采用這種技術的Flash比較廉價。
一般小容量的用NOR Flash，因為其讀取速度快，多用來存儲作業系統等重要資訊，而大容量的用NAND FLASH，最常見的NAND FLASH應用是嵌入式系統采用的DOC（Disk On Chip）和我們通常用的"閃盤"，可以線上擦除。
NOR和NAND性能比較
FLASH閃存是非易失存儲器，可以對稱為塊的存儲器單元塊進行擦寫和再程式設計。任何flash器件的寫入操作隻能在空或已擦除的單元内進行，所 以大多數情況下，在進行寫入操作之前必須先執行擦除。NAND器件執行擦除操作是十分簡單的，而NOR則要求在進行擦除前先要将目标塊内所有的位都寫為 1。
由于擦除NOR器件時是以64～128KB的塊進行的，執行一個寫入/擦除操作的時間為5s，與此相反，擦除NAND器件是以8～32KB的塊進行的，執行相同的操作最多隻需要4ms。
執行擦除時塊尺寸的不同進一步拉大了NOR和NADN之間的性能差距，統計表明，對于給定的一套寫入操作(尤其是更新小檔案時)，更多的擦除操作必須在基于NOR的單元中進行。這樣，當選擇存儲解決方案時，設計師必須權衡以下的各項因素：
● NOR的讀速度比NAND稍快一些。
● NAND的寫入速度比NOR快很多。
● NAND的4ms擦除速度遠比NOR的5s快。
● 大多數寫入操作需要先進行擦除操作。
● NAND的擦除單元更小，相應的擦除電路更少。
(注：NOR FLASH SECTOR擦除時間視品牌、大小不同而不同，比如，4M FLASH，有的SECTOR擦除時間為60ms，而有的需要最大6s。)
NAND Flash的用途
HDD是指機械硬碟，是傳統普通的硬碟，包括：盤片、磁頭、磁盤旋轉軸及控制電機、磁頭控制器、資料轉接器、接口、緩存。
SDD(Solid State Drives)是固态硬碟，包括：控制單元、存儲單元(DRAM晶片/FLASH晶片)。
差別：HDD是機械式尋找資料，是以防震遠低于SSD，資料尋找時間也遠低于SSD。
FLASH管腳定義
根據上圖翻譯如下：
1. I/O0 ~ I/O7：用于輸入位址/資料/指令，輸出資料。
2. CLE：Command Latch Enable，指令鎖存使能，在輸入指令之前，要先在模式寄存器中，設定CLE使能
3. ALE：Address Latch Enable，位址鎖存使能，在輸入位址之前，要先在模式寄存器中，設定ALE使能
4. CE#：Chip Enable，晶片使能，在操作Nand Flash之前，要先選中此晶片，才能操作
5. RE#：Read Enable，讀使能，在讀取資料之前，要先使CE＃有效。
6. WE#：Write Enable，寫使能,在寫取資料之前，要先使WE＃有效。
7. WP#：Write Protect，寫保護
8. R/B#:Ready/Busy Output,就緒/忙,主要用于在發送完程式設計/擦除指令後,檢測這些操作是否完成,忙,表示程式設計/擦除操作仍在進行中,就緒表示操作完成.
9. Vcc：Power，電源
10. Vss：Ground，接地
11. N.C：Non-Connection,未定義，未連接配接。
Nand Flash資料讀取操作的時序圖
①邊上的黃色豎線。
黃色豎線所處的時刻，是在發送讀操作的第一個周期的指令0x00之前的那一刻。
讓我們看看，在那一刻，其所穿過好幾行都對應什麼值，以及進一步了解，為何要那個值。
（1）黃色豎線穿過的第一行，是CLE。還記得前面介紹指令鎖存使能（CLE）那個引腳吧？CLE，将CLE置1，就說明你将要通過I/O複用端口發送進入Nand Flash的，是指令，而不是位址或者其他類型的資料。隻有這樣将CLE置1，使其有效，才能去通知了内部硬體邏輯，你接下來将收到的是指令，内部硬體邏輯，才會将受到的指令，放到指令寄存器中，才能實作後面正确的操作，否則，不去将CLE置1使其有效，硬體會無所适從，不知道你傳入的到底是資料還是指令了。
（2）而第二行，是CE#，那一刻的值是0。這個道理很簡單，你既然要向Nand Flash發指令，那麼先要選中它，是以，要保證CE#為低電平，使其有效，也就是片選有效－－－－》CHIP ENABLE。
（3）第三行是WE#，意思是寫使能。因為接下來是往nand Flash裡面寫指令，是以，要使得WE#有效，是以設為低電平。
（4）第四行，是ALE是低電平，而ALE是高電平有效，此時意思就是使其無效。而對應地，前面介紹的，使CLE有效，因為将要資料的是指令，而不是位址。如果在其他某些場合，比如接下來的要輸入位址的時候，就要使其有效，而使CLE無效了。
（5）第五行，RE#，此時是高電平，無效。可以看到，直到後面第6階段，才變成低電平，才有效，因為那時候，要發生讀取指令，去讀取資料。
（6）第六行，就是我們重點要介紹的，複用的輸入輸出I/O端口了，此刻，還沒有輸入資料，接下來，在不同的階段，會輸入或輸出不同的資料/位址。
（7）第七行，R/B#,高電平，表示R（Ready）/就緒，因為到了後面的第5階段，硬體内部，在第四階段，接受了外界的讀取指令後，把該頁的資料一點點送到頁寄存器中，這段時間，屬于系統在忙着幹活，屬于忙的階段，是以，R/B#才變成低，表示Busy忙的狀态的。
FLASH參考原理圖
PCB布局布線設計指南
1）布局：
（1） NAND 應靠近主要擺放;
（2）去耦電容均靠近 NAND 擺放;
（3） RE、 WE、 DQS 信号串接電阻靠近主要擺放，串阻與主要連接配接走線距離≤300mil;
2） 信号線走線要求：
（1） NAND 與主要走線間走線≤2000mil;
（2） 走線阻抗 50 歐;
（3）線間距≥2 倍線寬;
（4） D0~D7、 RE、 WE 相對于 DQS 做等長，控制≤300mil;
（5） D0~D7 上使用過孔的數量盡量相同;
（6）務必保證走線參考平面完整;
（7）走線盡量避開高頻信号;
（8） VCC/VCCQ 線寬不小于 12mil，或直接使用敷銅代替電源走線；電源線上如有過孔，則過孔數量不少于 2 個，避免過孔限流影響供電;
FLASH實戰案例展示