前言：
為了友善檢視部落格，特意申請了一個公衆号，附上二維碼，有興趣的朋友可以關注，和我一起讨論學習，一起享受技術，一起成長。
1.DC-DC
1.1 概念
内部是先把DC直流電源轉變為交流電電源AC。通常是一種自激震蕩電路，是以外面需要電感等分立元件。然後在輸出端再通過積分濾波，又回到DC電源。由于産生AC電源，是以可以很輕松的進行升壓跟降壓。
1.2 類型及特點
DC/DC 轉換器一般由控制晶片，電杆線圈，二極管，三極管，電容構成。DC/DC轉換器為轉變輸入電壓後有效輸出固定電壓的電壓轉換器。
DC-DC包括boost（升壓）、buck（降壓）、Boost/buck（升/降壓）和反相結構，具有高效率、高輸出電流、低靜态電流、輸入電壓範圍較寬等特點，随着內建度的提高，許多新型DC-DC 轉換器的外圍電路僅需電感和濾波電容；但該類電源控制器的輸出紋波和開關噪聲較大、成本相對較高。
1.3 原理簡介
DC－DC變換器就是利用一個或多個開關器件的切換，把某一等級直流輸入電壓變換成另—等級直流輸出電壓。在給定直流輸入電壓下，通過調節電路開關器件的導通時間來控制平均輸出電壓控制，方法之一就是采用某一固定頻率進行開關切換，并通過調整導通區間長度來控制平均輸出電壓。
開關電源利用對輸入電壓進行脈沖調制可實作自動穩壓。
調制方式：
PFM（Pulse Frequency Modulation）：對外圍電路相同，峰值效率一樣時，效率比PWM高，且響應速度快，但不易實作，常用在DC-DC提高輕負載效率。
PWM（Pulse Width Modulation）：重載時效率高，噪聲低且比PFM易實作，主流應用。
控制回路包括由R1和Rb組成的電阻分壓器，電壓誤差放大器，PWM比較器，以及MOS管驅動電路。Vref是由帶隙基準源提供的基準電壓。
1. Buck
降壓電路是BUCK電路，開關S閉合的時候，VD二極管承受負壓關斷，電感充電，電流正向流動，電流值呈現指數上升趨勢。開關S斷開的時候，VD二極管起續流作用，電感開始放電，電流逐漸下降，通過負載和二極管回到電感另外一端，短暫供電。這樣電壓就能降低。實際使用的時候，S開關是通過MOSFE或者IGBT實作的，輸出電壓等于輸入電壓乘以PWM波的占空比。
**2. Boost **
電感将電能和磁場能互相轉換的能量轉換，當MOS開關管閉合後，電感将電能轉換為磁場能儲存起來，當MOS斷開後電感将儲存的磁場能轉換為電場能，且這個能量在和輸入電源電壓疊加後通過二極管和電容的濾波後得到平滑的直流電壓提供給負載，由于這個電壓是輸入電源電壓和電感的磁砀能轉換為電能的疊加後形成的，是以輸出電壓高于輸入電壓，既升壓過程的完成。
肖特基二極管主要起隔離作用，即在MOS開關管閉合時，肖特基二極管的正極電壓比負極電壓低，此時二極管反偏截止，使此電感的儲能過程不影響輸出端電容對負載的正常供電；因在MOS管斷開時，兩種疊加後的能量通過二極向負載供電，此時二極管正向導通，要求其正向壓降越小越好，盡量使更多的能量供給到負載端。
內建功率MOSFET的IC代替了機械開關，MOSFET的開、關由脈寬調制(PWM)電路控制。輸出電壓始終由PWM占空比決定，占空比為50%時，輸出電壓為輸入電壓的兩倍。
1. Buck-boost
1.4 PCB布局布線
布線之間會産生雜散電容；連線長度會産生阻抗。在設計中注意線間雜散電容和縮短布線長度有利于消除噪聲，減少輻射的産生。
- 根據電路原理圖進行元件的布局，輸入電流線和輸出電流線應進行差別；
- 合理放置元器件，保證它們之間的連線最短，以減少噪聲；
- 在電壓變化很大和流過大電流的地方應小心設計以降低噪聲；
- 如果電路中采用了線圈和變壓器，必須小心進行連接配接；
- 電路設計時，将元器件放置在同一方向，便于回流焊接；
- 元器件間或元器件焊盤和焊盤間必須保證0.5毫米以上的間隙，避免出現橋接。
- 在降壓電路設計中，肖特基二極管的位置很關鍵，肖特基二極管接地點設計将影響輸出的穩定性；肖特基二極管陰極連接配接線的長度将影響輸出的穩定性； PCB背面用大面積銅箔作為地，通過過孔與正面地連接配接。
以上圖檔出處[http://www.eetop.cn/blog/html/04/n-16104.html]
1.5 DC-DC選擇
這篇文章寫的很詳細工程師教你開發電源如何進行DC-DC電源子產品選型
2.LDO
2.1 概念
LDO是LDO是（low dropout regulator），低壓差線性穩壓器，是相對于傳統的線性穩壓器來說的。隻能降壓。LDO本質是以熱量換取電壓轉換的，是以驅動能力和熱功耗緊密相關。
2.2 PNP與PMOS控制比較
在LDO(Low Dropout)穩壓器中，導通管是一個PNP管。LDO的最大優勢就是PNP管隻會帶來很小的導通壓降，滿載（Full-load）的跌落電壓的典型值小于500mV，輕載（Light loads）時的壓降僅有10～20mV。
LDO的結構主要包括啟動電路、恒流源偏置單元、使能電路、調整元件、基準源、誤差放大器、回報電阻網絡，保護電路等。
LDO穩壓器可以使用P-FET（P溝道場效應管）作為導通管。在PNP LDO。中要驅動PNP功率管就需要基極電流。基極電流由地腳（ground pin）流出并回報回反相輸入電壓端。是以，這些基極驅動電流并未用來驅動負載。它在LDO穩壓器中耗損的功耗由下式計算：
PWR（Base Drive）＝Vin × Ibase
驅動PNP管的基極電流等于負載電流除以β值（PNP管的增益）。在一些PNP LDO穩壓器中β值一般為15～20（與負載電流相關）。此基極驅動電流産生的功耗可不是我們期望的（尤其是在電池供電的低功耗應用中）。P 溝道的場效應管不需要基極電流驅動，是以大大降低了器件本身的電源電流。P溝道場效應管（P-FET）的栅極驅動電流極小，較好地解決這個問題。
P-FET LDO穩壓器是通過調整場效應管（FET）的導通阻抗（ON-resistance）可以使穩壓器的跌落電壓更低。 對于內建的穩壓器而言，在機關面積上制造的場效應功率管（FET power transistors）的導通阻抗會比雙極型開關管（Bipolar ONP Devices）的導通阻抗低。這就可以在更小封裝（Packages）下輸出更大的電流。
而P 溝道場效應管的壓差大緻等于輸出電流與其導通電阻的乘積，極小的導通電阻使其壓差非常低。當系統中輸入電壓和輸出電壓接近時， LDO 是最好的選擇，可達到很高的效率。是以在将锂離子電池電壓轉換為3V 電壓的應用中大多選用LDO，盡管電池最後放電能量的百分之十沒有使用，但是LDO 仍然能夠在低噪聲結構中提供較長的電池壽命。
2.3 工作方式介紹
低壓差線性穩壓器(LDO)的基本電路如圖所示，該電路由串聯調整管VT、取樣電阻R1和R2、比較放大器A組成。
取樣電壓加在比較器A的同相輸入端，與加在反相輸入端的基準電壓Uref相比較，兩者的內插補點經放大器A放大後，控制串聯調整管的壓降，進而穩定輸出電壓。當輸出電壓Uout降低時，基準電壓與取樣電壓的內插補點增加，比較放大器輸出的驅動電流增加，串聯調整管壓降減小，進而使輸出電壓升高。相反，若輸出電壓 Uout超過所需要的設定值，比較放大器輸出的前驅動電流減小，進而使輸出電壓降低。供電過程中，輸出電壓校正連續進行，調整時間隻受比較放大器和輸出半導體回路反應速度的限制。
在LDO中，産生壓差的主要原因是在調整元件中有一個P溝道的MOS管。當LDO工作時MOS管道通等效為一個電阻，Rds(on):
Vdropout = Vin - Vout = Rds(on) x Iout
Vout=（R1+R2）/R2 * Vref
注：實際的線性穩壓器還應當具有許多其它的功能，比如負載短路保護、過壓關斷、過熱關斷、反接保護等，而且串聯調整管也可以采用MOSFET。
2.4 特點
低壓差線性穩壓器的突出優點是具有最低的成本，最低的噪聲和最低的靜态電流。它的外圍器件也很少，通常隻有一兩個旁路電容。
**優點：**穩定性好，負載響應快，輸出紋波小。
**缺點：**效率低，輸入輸出的電壓差不能太大，負載不能太大。
2.5 LDO的主要參數
1．輸出電壓（Output Voltage）
輸出電壓是低壓差線性穩壓器最重要的參數，也是電子裝置設計者選用穩壓器時首先應考慮的參數。低壓差線性穩壓器有固定輸出電壓和可調輸出電壓兩種類型。固定輸出電壓穩壓器使用比較友善，而且由于輸出電壓是經過廠家精密調整的，是以穩壓器精度很高。但是其設定的輸出電壓數值均為常用電壓值，不可能滿足所有的應用要求，但是外接元件數值的變化将影響穩定精度。
2．最大輸出電流（Maximum Output Current）
用電裝置的功率不同，要求穩壓器輸出的最大電流也不相同。通常，輸出電流越大的穩壓器成本越高。為了降低成本，在多隻穩壓器組成的供電系統中，應根據各部分所需的電流值選擇适當的穩壓器。
3．輸入輸出電壓差（Dropout Voltage）
輸入輸出電壓差是低壓差線性穩壓器最重要的參數。壓差指保持電壓穩定所需的輸入電壓和輸出電壓之間的最小內插補點，LDO能夠在輸入電壓降低時保持輸出負載電壓不變，直到輸入電壓接近輸出電壓加上壓差，在這個點輸出電壓将“失去”穩定。壓差應盡可能小，以使功耗最小，效率最高。**在保證輸出電壓穩定的條件下，該電壓壓差越低，線性穩壓器的性能就越好。**比如，5.0V的低壓差線性穩壓器，隻要輸入5.5V電壓，就能使輸出電壓穩定在5.0V。
4．接地電流（Ground Pin Current）
接地電路Ignd是指串聯調整管輸出電流為零時，輸入電源提供的穩壓器工作電流。在輕載電流時，系統效率是Iq 對系統性能産生的影響之一。基本來說，具有低Iq 的LDO 隻在輕載時效率較高。這是因為負載電流增加時，Iq 隻占Iin 總電流的很小一部分。具有較高Iq 的LDO 可以大大提高系統的線路和負載階躍響應性能。由于Iq 被LDO 用來實作穩壓工作，Iq 較高的LDO 對負載需求或線路電壓的突變可作出更快的響應。
5．負載調整率（Load Regulation）
負載調整率可以通過下圖和公式來定義，LDO 的負載調整率越小，說明LDO 抑制負載幹擾的能力越強。
6．線性調整率(Line Regulation)
線性調整率可以通過下圖和公式來定義，LDO 的線性調整率越小，輸入電壓變化對輸出電壓影響越小，LDO 的性能越好。
7．電源抑制比(Power Supply Rejection Ratio. PSRR)
LDO 的輸入源往往許多幹擾信号存在。PSRR 反映了LDO 對于這些幹擾信号的抑制能力。
PSRR=20 log（△vin/△vout）
LDO輸出噪聲受其内部設計和外部旁路、補償電路的影響。導緻LDO 輸出噪聲的主要來源是基準。為降低基準噪聲，用于連接配接基準旁路電容。增大旁路電容能夠使基準噪聲成為産生LDO 輸出噪聲的次要因素，有利于減小輸出噪聲。建議使用陶瓷電容的典型值為470 pF 到 0.01 μF 。也可使用此範圍以外的電容，但會對輸入電源上電時LDO 輸出電壓上升的速度産生影響，旁路電容值越大，輸出電壓上升速率越慢。
8.基準電壓（Reference Voltage）
基準子產品是線性穩壓器的一個核心部分，基準的大小直接決定了穩壓器輸出的大小，它是影響穩壓器精度的最主要因素。
2.6 LDO的選擇
當所設計的電路對分路電源有以下要求：
1、确定電路需要的電壓類型是正電壓還是負電壓。
2、确定電路的輸出電壓、負載電流和輸入電壓（注意輸入電壓和負載電流都需要降額80％考慮）
3、确定電路的最大、最小輸入－輸出電壓差；電路的最大、最小輸入－輸出電壓差應該滿足器件要求；
4、單闆PCB、結構尺寸和生産線對封裝形式的要求；
5、确定電路的電性能名額要求（如靜态電流、精度、紋波、效率等）；器件的名額應該滿足電路名額的要求，并且考慮溫度對各種性能名額的影響；
6、确定器件的輸出電容以及ESR值，如果器件對輸出電容以及ESR有特殊要求，考慮公司現有器件是否滿足要求；
7、其他要求（如電路是否需要使能控制端、價格因素等）。
2.7 LDO的典型應用
1.下圖電路是一種最常見的AC/DC電源，交流電源電壓經變壓器後，變換成所需要的電壓，該電壓經整流後變為直流電壓。在該電路中，低壓差線性穩壓器的作用是：在交流電源電壓或負載變化時穩定輸出電壓，抑制紋波電壓，消除電源産生的交流噪聲。
2.各種蓄電池的工作電壓都在一定範圍内變化。為了保證蓄電池組輸出恒定電壓，通常都應當在電池組輸出端接入低壓差線性穩壓器。低壓差線性穩壓器的功率較低，是以可以延長蓄電池的使用壽命。同時，由于低壓差線性穩壓器的輸出電壓與輸入電壓接近，是以在蓄電池接近放電完畢時，仍可保證輸出電壓穩定。
3.在某些應用中，比如無線電通信裝置通常隻有一足電池供電，但各部分電路常常采用互相隔離的不同電壓，是以必須由多隻穩壓器供電。為了節省共電池的電量，通常裝置不工作時，都希望低壓差線性穩壓器工作于睡眠狀态。為此，要求線性穩壓器具有使能控制端。有單組蓄電池供電的多路輸出且具有通斷控制功能的供電系統。
2.8 LDO的典型電路
LDO的應用電路十分友善簡單，工作時僅需要二個作輸入、輸出電壓退耦降噪的陶瓷電容器，見下圖。Vin和Vout的輸入和輸出濾波電容器，應當選用寬範圍的、低等效串聯電阻(ESR)、低價陶瓷電容器，使LDO在零到滿負荷的全部量程範圍内穩壓效果穩定。一些LDO有一個Bypass附加腳，由它連接配接一個小的電容器，可以進一步降低噪音。
輸入電容的主要作用是對調整器的輸入進行濾波，另外輸入電容也可以抵消輸入線較長時引入的寄生電感效應，防止電路産生自激振蕩；是以調整器輸入端一般采用兩個電容并聯的設計。較大的電容提供濾波作用，一般取22uF左右；較小電容提供消除振蕩作用，取值一般為1uF，實際應用中一般選用0.1uF，位置盡量靠近調整器的輸入引腳。
輸出電容：電壓調整器的許多性能都受輸出電容的影響。其中電容值以及ESR對電路頻率響應的影響是最主要的。有時候我們為達到較好的輸出紋波抑制性能，調整器需要對地增加濾波電容。
2.9 LDO的PCB布局
LDO設計中，布局是非常重要的。
1.元器件放置
為了保證調整電路有足夠好的瞬态響應特性，LDO調整器的帶寬都較高，這使得LDO容易發生振蕩，除外圍元件對LDO産生影響外，實際電路的寄生參數也會對電路的頻率響應特性産生影響：PCB走線産生的寄生電感。是以電路設計的時候，旁路電容應該盡量靠近器件引腳，即引線長度盡量短、粗，調整器輸入端到旁路電容的走線距離應該小于1英寸。
2.地回路
調整器的性能也受到地回路的影響，主要是輸入濾波電容的回路引線位置不當。如果輸入電容回路引線和調整器負載回路存在實體上的連接配接，由于紋波電容的紋波電流峰值非常大（平均電流的5－15倍），輸入端的紋波電壓（50Hz或者120Hz）降耦合到負載電壓上。
3.回報電壓檢測
另外一個影響：負載引線的電阻引起的檢測誤差，這個問題一般發生在輸出電流較大的電路中，使得負載電壓比實際設計的電壓低。
3. DC-DC與LDO選擇比較
升壓是一定要選DC-DC的，降壓，是選擇DCDC還是LDO，要在成本，效率，噪聲和性能上比較。
LDO與DC/DC相比：
1.效率上，DC/DC的效率普遍要遠高于LDO。
2.DC/DC有Boost，Buck，Boost/Buck，而LDO隻有降壓型。
3.DC/DC因為其開關頻率的原因導緻其電源噪聲很大，遠比LDO大的多，可以關注PSRR這個參數。是以當考慮到比較敏感的模拟電路時候，有可能就要犧牲效率為保證電源的純淨而選擇LDO.
4.通常LDO所需要的外圍器件簡單，占面積小，而DC/DC一般都會要求電感，二極管，大電容，有的還會要MOSFET，特别是Boost電路，需要考慮電感的最大工作電流，二極管的反向恢複時間，大電容的ESR等等，是以從外圍器件的選擇來說比LDO複雜，而且占面積也相應的會大很多.
注：參考圖文大多已在下面參考處注明，錯誤之處請大家指正。
參考：
1.搞定DC/DC電源轉換方案設計，必看金律十一條
2.淺談LDO和DC/DC電源的差別
3.電源晶片選擇DC/DC還是LDO？
5.LDO穩壓器工作原理
6.獨家解析Buck/Boost結構DC-DC變換器工作原理
7.LDO工作原理詳解
8.[轉]了解低壓差穩壓器 (LDO) 實作系統優化設計
9.LDO電源設計原理與應用
10.意法半導體面向DC-DC轉換器的應用方案
11.DC-DC工作原理介紹
12.DC-DC電源基礎知識
13.DC/DC轉換器設計中接地線的布線技巧
14.DC-DC升壓(BOOST)電路原理