T2080複位時序分析

1、T2080簡介

T2080具有四個雙線程核心，總共八個線程。（雙線程：在CPU上，雙線程指的是一個CPU在實體上虛拟為兩個CPU，提升了程式運作效率）。該晶片可用于資料中心，WAN優化控制器，應用傳遞控制器，路由器，交換機，網關，應用和存儲伺服器以及通用嵌入式計算系統中的組合控制，資料路徑和應用層處理。晶片框圖如下：

單核可達1.8G主頻，DDR3最高可達1866MHz，兩個USB2.0控制器，SERDES可用來PCIE3.0、PCIE2.0、SRIO、SATA2.0及以太網。

2、晶片複位信号

上電複位（PORESET_B置位）和使用複位配置字（RCW）功能期間，通過複位配置信号選擇配置模式。

PORESET_B：上電複位信号，複位期間使晶片中止所有目前的内部和外部事務，并将所有寄存器設定為其預設值。

HRESET_B：硬體複位，上電複位初期作為輸出，而後變為輸入。

RESET_REQ_B：複位請求，觸發後直到晶片被複位才正常狀态。

CKSTP_OUT_B：低有效，觸發後直到晶片被複位才正常狀态。

3、上電複位時序

上電複位PORESET_B拉低後，晶片開始進入全複位過程及RCW（複位配置模式）程序。複位和RCW配置時間取決于配置源和SYSCLK頻率。首先，對外部配置引腳進行采樣來決定配置源。再開始加載複位配置字。系統PLL開始鎖定，一旦PLL鎖定并加載RCW資料，器件就會釋放HRESET_B（不是RCW加載完成後拉高，同步進行），并且時鐘單元開始在整個器件中配置設定PLL輸出。而後晶片啟動。具體時序如下：

① 、PORESET_B觸發（低電平）使所有寄存器初始化為預設狀态，大多I/O

驅動器被釋放為高阻抗（某些時鐘，時鐘使能，系統控制信号有效）。JTAG可獨立觸發PORESET_B及TRST_B信号以完全控制晶片。如果不使用JTAG接口，建議将PORESET_B及TRST_B連接配接在一起。

② 、系統切換SYSCLK，PLL以旁路模式運作，開始驅動HRESET_B

③、PORESET_B拉低一段時間後，開始對配置引腳進行采樣，确定RCW源并讀取預引導加載程，預引導加載程式（PBL）開始從cfg_rcw_src [0：n]配置輸入指定的接口加載RCW資料，并将該64位元組資料存儲到裝置配置塊中的RCWSR寄存器。。

③ 、晶片啟動

④、系統時鐘開始鎖定，等待預引導加載程式（PBL）完成，完成後切換為PLL輸出驅動，而後停止驅動HRESET_B

T2080上電複位時序圖

4、上電配置信号（RCW）

所有上電配置信号均存在内部上拉電阻，如果設定的狀态為一，則不需要新增上拉電阻。複位配置字可通過IIC、SPI、NOR FLASH、NAND FLASH、SD卡中進行加載。如果無法通過上述接口進行加載，也可通過硬體進行配置，使用硬體進行配置時，上電期間有如下限制：①不能啟動DDR控制器；②SERDES不可用；③根據SYSCLK及DDRCLK選擇相應配置。在RCW加載成功後，可啟用DDR及SERDES兩功能。

硬體RCW加載完成後，核心處于禁止引導狀态，通過JTAG将RCW寫入相應的存儲器内。硬體配置如下：

5、VID（Voltage ID）

為了以最小的漏電流保證最大性能，需要選擇最佳電壓電平。晶片實作不同主頻時所需的電壓不同，通過器件配置子產品（DCFG_FUSESR）中的熔絲狀态寄存器通路VID值。使用此功能時，通過調節系統電壓使之達到合适的電壓值。首次上電，其電壓需為預設值1.025V，上電初期，軟體讀取DCFG_FUSESR中的值，并将該值轉換為指令序列，該序列将為調節器程式設計新的電壓值。注：過快的改變電壓值将導緻晶片故障或關機，應選用延遲時間可程式設計的電源。