dds設計報告
大馬猴
2019-3-31
版本目錄:
版本 :V1.0 作者: 大馬猴
說明 :初版 備注
一.dds設計需求
首先使用matalab生成可供ROM初始化的mif檔案,能夠提供方波、鋸齒波、三角波、正弦波。通過四個不同的按鍵,可以實作切換波形的類型、增加波形的頻率、減小波形的頻率、增加振幅,四種功能。另外,每次按鍵按下,蜂鳴器響一聲進行響應。數位管作為顯示子產品,選擇的是6位七段共陽數位管,最高位用1/2/3/4表示選擇的波形種類,次高位顯示0~7不同檔位的振幅大小,剩下四位作為頻率大小顯示,機關是百赫茲。我們将每次加減的長度設定為100HZ,初始頻率也是100HZ,低于此數值便不能進行減操作,上限為1Mhz。特殊要求:當處于某一狀态時,此時切換信号輸入,要保持狀态的頻率等參數不變,當狀态循環一圈後,再次回到此狀态時,參數不複位,保持原來的參數。
二.頂層設計
![](https://img.laitimes.com/img/_0nNw4CM6IyYiwiM6ICdiwiIwczX0xiRGZkRGZ0Xy9GbvNGL2EzXlpXazxCeFpmT0QzVZFDZtJWMshVYsR2MMBjVtJWd0ckW65UbM5WOHJWa5kHT20ESjBjUIF2X0hXZ0xCMx81dvRWYoNHLrdEZwZ1Rh5WNXp1bwNjW1ZUba9VZwlHdssmch1mclRXY39CXldWYtlWPzNXZj9mcw1ycz9WL49zZuBnLzIjNyMDOyUTMxMzMwkTMwIzLc52YucWbp5GZzNmLn9Gbi1yZtl2Lc9CX6MHc0RHaiojIsJye.png)
三.架構圖
首先用IP核的鎖相環生成50Mhz的頻率,pll_locked作為全局的内部複位信号。
這裡由于沒有用visio,可能有一點小瑕疵,在show子產品裡面還包括bin轉bcd子產品,轉成bcd後,再輸入數位管子產品裡面進行顯示(代碼均在我首頁裡面)。大緻的流程思想圖如上所述,用verilog搭建頂層,然後進行分層挨着進行描述就可以了。
仿真結果:
程式下載下傳位址:https://download.csdn.net/download/weiyunguan8611/11072859