數字電路實驗(05)二進制計數器設計

一.實驗要求

1.1.實驗目的

1. 認識二進制同步計數器的定義、工作狀态及信号波形；
2. 熟悉基于JK觸發器實作二進制同步計數器的構成規則。

1.2.實驗器材

1. VCC
2. Ground
3. 脈沖電壓源
4. 上升沿觸發JK觸發器
5. 2輸入與門
6. 四輸入七段數位管
7. 四通道示波器

1.3.實驗原理

計數模值M和觸發器級數k的關系：M=2k。

加法計數器的構成規律：

J0=K0=1

Ji=Ki=Q0•Q1•…. •Qi-1 i=1、2……(k-1)

減法計數器的構成規律：

J0=K0=1

Ji=Ki=Q0’•Q1’•…. •Qi-1’ i=1、2……(k-1)

1.4.實驗内容、要求及過程

實驗要求：

建構圖1電路。時鐘clk為0~5V，周期1s，高電平時長500ms。

用四通道示波器觀察時鐘clk及各級觸發器輸出的Q0、Q1、Q2信号。根據觀察，在圖2中畫出Q0、Q1、Q2的波形(與clk信号的邊沿對應好，從Q2Q1Q0＝000的狀态開始)，并觀察數位管的顯示情況。

二.實驗圖

三.實驗報告内容

1. 由JK觸發器構成的二進制計數器有着哪些特點？

計數模值M,觸發器級數k：M=2^k

1. 搭建電路完成實驗，補充完整圖2，說明數位管的顯示情況；

數位管從0至7循環顯示，仿真後觀看數位管即可，點選示波器看到圖2波形

1. 畫出圖1電路的狀态轉移圖；

1. 如果要構成二進制減法計數器(模8)，在圖1電路的基礎上要做哪些改動？

二進制減法計數器（模8）：J1=K1=Q0’，J2=K2=Q0’Q1’